基于FPGA的高速列车振动监测系统设计
| 摘要 | 第1-7页 |
| Abstract | 第7-11页 |
| 第一章 绪论 | 第11-14页 |
| ·选题背景及其意义 | 第11-12页 |
| ·国内外发展状况 | 第12-13页 |
| ·本文主要任务 | 第13-14页 |
| 第二章 系统理论知识 | 第14-20页 |
| ·FPGA简介以及其发展状况 | 第14-15页 |
| ·FPGA简介 | 第14页 |
| ·FPGA的发展趋势 | 第14-15页 |
| ·SOPC技术 | 第15-16页 |
| ·SOPC技术简介 | 第15-16页 |
| ·SOPC技术的应用 | 第16页 |
| ·数据采集 | 第16-18页 |
| ·数据采集简介 | 第16-17页 |
| ·采样定理 | 第17页 |
| ·量化 | 第17页 |
| ·编码 | 第17-18页 |
| ·评价标准 | 第18-20页 |
| ·平稳性指标 | 第18-19页 |
| ·加速度计算方法 | 第19-20页 |
| 第三章 系统硬件设计 | 第20-37页 |
| ·系统总体介绍 | 第20-21页 |
| ·系统的总体设计 | 第20-21页 |
| ·系统所实现的技术指标 | 第21页 |
| ·前端ADC采样电路设计 | 第21-24页 |
| ·概述 | 第21页 |
| ·ADS8345 | 第21-24页 |
| ·ADC采样电路设计方案 | 第24页 |
| ·FPGA芯片介绍以及相关电路 | 第24-32页 |
| ·FPGA的基本结构以及器件的选择 | 第24-27页 |
| ·电源与开关电路 | 第27-28页 |
| ·复位电路 | 第28页 |
| ·时钟电路 | 第28-29页 |
| ·下载电路 | 第29-30页 |
| ·扩展SDRAM存储模块 | 第30-32页 |
| ·USB电路设计 | 第32-37页 |
| ·概述 | 第32页 |
| ·CH376 | 第32-34页 |
| ·USB电路 | 第34-37页 |
| 第四章 系统软件设计 | 第37-63页 |
| ·概述 | 第37页 |
| ·VERILOG HDL语言 | 第37-39页 |
| ·硬件描述语言 | 第37-38页 |
| ·Verilog HDL简介 | 第38页 |
| ·Verilog HDL的发展 | 第38-39页 |
| ·QUARTUS Ⅱ开发平台 | 第39-40页 |
| ·Quartus Ⅱ概述 | 第39-40页 |
| ·Quartus Ⅱ的优点 | 第40页 |
| ·NIOSⅡ | 第40-46页 |
| ·概述 | 第40-41页 |
| ·NIOSⅡ的特性 | 第41-46页 |
| ·系统软件的构建 | 第46-63页 |
| ·概述 | 第46-48页 |
| ·系统软核的构建 | 第48-54页 |
| ·锁相环(PLL) | 第54-57页 |
| ·ADC同步时钟与采样 | 第57-60页 |
| ·USB接口软件设计 | 第60-62页 |
| ·上位机程序设计 | 第62-63页 |
| 第五章 系统调试 | 第63-67页 |
| ·概述 | 第63页 |
| ·系统调试 | 第63-67页 |
| 第六章 总结 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 附录 | 第74-75页 |
| 攻读硕士学位期间发表的论文及科研成果 | 第75页 |
