高速高精度数模转换器静态失配误差分析
| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-17页 |
| 第一章 绪论 | 第17-21页 |
| 1.1 研究背景及意义 | 第17-18页 |
| 1.2 DAC的应用 | 第18-19页 |
| 1.3 论文的主要研究工作和内容安排 | 第19-21页 |
| 第二章 数模转换器的工作原理与特性参数 | 第21-33页 |
| 2.1 数模转换器的基本原理 | 第21-23页 |
| 2.2 数模转换器的特性参数 | 第23-26页 |
| 2.2.1 静态性能参数 | 第23-25页 |
| 2.2.2 动态性能参数 | 第25-26页 |
| 2.3 数模转换器的基本结构 | 第26-33页 |
| 2.3.1 电阻型DAC | 第27-28页 |
| 2.3.2 电容型DAC | 第28-30页 |
| 2.3.3 电流舵型DAC | 第30-33页 |
| 第三章 电流舵DAC的静态失配误差分析与架构选择 | 第33-53页 |
| 3.1 静态失配误差的误差来源 | 第33-35页 |
| 3.2 10位高速高精度DAC的架构选择 | 第35-42页 |
| 3.2.1 分段对DAC静态性能的影响 | 第35-36页 |
| 3.2.2 分段对DAC动态性能的影响 | 第36-37页 |
| 3.2.3 10位电流舵DAC的分段确定 | 第37-42页 |
| 3.3 随机性失配误差 | 第42-46页 |
| 3.3.1 随机性失配误差与单位电流源尺寸 | 第42-44页 |
| 3.3.2 随机性失配误差对DAC性能的影响 | 第44-46页 |
| 3.4 系统性失配误差 | 第46-48页 |
| 3.5 理想的10位DAC的建模 | 第48-53页 |
| 第四章 误差校准 | 第53-67页 |
| 4.1 经典电流源阵列排布方式 | 第53-57页 |
| 4.2 DEM | 第57-61页 |
| 4.2.1 DEM的概念及意义 | 第57-58页 |
| 4.2.2 DEM译码的几种典型结构 | 第58-61页 |
| 4.3 简述伪随机序列发生器 | 第61-62页 |
| 4.4 其他校准方式 | 第62-67页 |
| 第五章 10bitDAC的芯片设计 | 第67-83页 |
| 5.1 单位电流源电路设计 | 第67-69页 |
| 5.2 电流源阵列排列校准误差 | 第69-75页 |
| 5.2.1 方案一 | 第70-73页 |
| 5.2.2 方案二 | 第73-75页 |
| 5.3 高交叉点开关电路的设计 | 第75-77页 |
| 5.4 译码电路 | 第77-79页 |
| 5.5 仿真结果 | 第79-83页 |
| 第六章 总结和展望 | 第83-85页 |
| 6.1 总结 | 第83页 |
| 6.2 展望 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 致谢 | 第89-91页 |
| 作者简介 | 第91-93页 |
| 附录A 参数C与INL良率的函数关系表 | 第93-94页 |
