| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景及意义 | 第9-11页 |
| 1.2 论文的工作 | 第11-12页 |
| 1.3 论文组织结构 | 第12-15页 |
| 第二章 指令Cache设计基础及研究现状 | 第15-27页 |
| 2.1 指令Cache的基本结构 | 第15-21页 |
| 2.1.1 指令Cache的映射结构 | 第16-18页 |
| 2.1.2 指令Cache的替换策略 | 第18-21页 |
| 2.2 指令Cache的性能计算公式 | 第21页 |
| 2.3 指令Cache的低功耗技术 | 第21-26页 |
| 2.3.1 基于缓冲的低功耗技术 | 第21-22页 |
| 2.3.2 基于指令Cache访问优化的低功耗技术 | 第22-25页 |
| 2.3.3 基于可重构指令Cache的低功耗技术 | 第25-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 指令Cache的参数选择及算法优化 | 第27-47页 |
| 3.1 基于SystemC的仿真平台搭建及测试程序选择 | 第27-30页 |
| 3.1.1 低功耗指令Cache的对比对象 | 第27-28页 |
| 3.1.2 基于SystemC的仿真平台搭建 | 第28-29页 |
| 3.1.3 面向嵌入式MCU系统的测试程序选择 | 第29-30页 |
| 3.2 低功耗指令Cache的结构参数选择 | 第30-34页 |
| 3.2.1 可配置参数选择 | 第30-31页 |
| 3.2.2 Tag Cache和Data Cache的组织结构 | 第31页 |
| 3.2.3 指令Cache的访问过程 | 第31-32页 |
| 3.2.4 最佳参数配置下指令Cache的性能效果 | 第32-34页 |
| 3.3 指令Cache的低功耗优化 | 第34-44页 |
| 3.3.1 低功耗PLRU替换策略的设计 | 第34-35页 |
| 3.3.2 基于PLRU替换策略的路预测算法的设计 | 第35-38页 |
| 3.3.3 避免数据清零的可重构算法的实现 | 第38-44页 |
| 3.4 本章小结 | 第44-47页 |
| 第四章 指令Cache的电路设计及性能仿真 | 第47-59页 |
| 4.1 低功耗指令Cache的Verilog设计 | 第47-51页 |
| 4.1.1 低功耗指令Cache的模块划分及可重构状态机的设计 | 第47-48页 |
| 4.1.2 基于AHB协议的低功耗指令Cache访问时序图 | 第48-51页 |
| 4.2 指令Cache的性能仿真及对比 | 第51-54页 |
| 4.3 存储系统性的性能仿真及对比 | 第54-56页 |
| 4.4 本章小结 | 第56-59页 |
| 第五章 总结与展望 | 第59-63页 |
| 5.1 总结 | 第59-60页 |
| 5.2 展望 | 第60-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 附录 | 第69-78页 |
