TV导引头图像I/O接口及字符叠加技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-8页 |
| 1 绪论 | 第8-12页 |
| ·课题背景及意义 | 第8页 |
| ·字符叠加技术发展现状 | 第8-9页 |
| ·本文研究思路 | 第9-11页 |
| ·硬件平台选择 | 第9-10页 |
| ·总体方案设计 | 第10-11页 |
| ·本文任务 | 第11页 |
| ·论文构成 | 第11-12页 |
| 2 视频信号基本概念 | 第12-19页 |
| ·电视扫描原理 | 第12-13页 |
| ·黑白全电视信号 | 第13-15页 |
| ·数字视频信号 | 第15-18页 |
| ·视频信号数字化方法 | 第15页 |
| ·ITU-R BT.601建议 | 第15-16页 |
| ·IUT-R BT.656标准 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 3 FPGA应用技术 | 第19-26页 |
| ·FPGA基本结构 | 第19-20页 |
| ·FPGA设计软件及设计流程 | 第20-23页 |
| ·Quartus Ⅱ设计软件 | 第20-21页 |
| ·FPGA设计流程 | 第21-23页 |
| ·FPGA程序设计语言Verilog HDL | 第23-24页 |
| ·FPGA应用系统设计原则 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 4 硬件电路设计 | 第26-40页 |
| ·FPGA系统板设计 | 第26-33页 |
| ·FPGA芯片选型与性能概述 | 第26-27页 |
| ·FPGA设计技巧 | 第27-28页 |
| ·电源电路设计 | 第28页 |
| ·PLL电源设计 | 第28-29页 |
| ·时钟电路设计 | 第29页 |
| ·复位电路设计 | 第29-30页 |
| ·存储器接口电路设计 | 第30-31页 |
| ·下载配置电路设计 | 第31-32页 |
| ·串口通信外围电路设计 | 第32-33页 |
| ·视频输入输出板设计 | 第33-38页 |
| ·视频解码电路设计 | 第33-35页 |
| ·视频编码电路设计 | 第35-36页 |
| ·电源电路设计 | 第36-37页 |
| ·时钟电路设计 | 第37-38页 |
| ·PCB排版图和实物图 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 5 系统软件设计 | 第40-64页 |
| ·I~2C总线控制模块的设计 | 第40-46页 |
| ·I~2C总线概述 | 第40-41页 |
| ·Altera宏功能模块的使用 | 第41-42页 |
| ·SAA7113及SAA7121的寄存器配置 | 第42-43页 |
| ·FPGA实现I~2C配置模块 | 第43-46页 |
| ·图像采集模块的设计 | 第46-54页 |
| ·接收模块的设计 | 第46-50页 |
| ·SRAM读写控制模块的设计 | 第50-53页 |
| ·乒乓存储模块的设计 | 第53-54页 |
| ·通信模块的设计 | 第54-58页 |
| ·UART的基本原理 | 第54-55页 |
| ·UART模块组成 | 第55页 |
| ·UART的FPGA设计 | 第55-57页 |
| ·FIFO设计 | 第57-58页 |
| ·字符叠加模块的设计 | 第58-63页 |
| ·显示要求 | 第58-59页 |
| ·字符ROM存储原理及字符叠加原理 | 第59-60页 |
| ·FPGA实现的字符叠加模块 | 第60-63页 |
| ·本章小结 | 第63-64页 |
| 6 系统调试及分析 | 第64-69页 |
| ·硬件调试 | 第64-65页 |
| ·软件调试 | 第65-67页 |
| ·调试过程中遇到的问题及解决方法 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 7 总结与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
