低杂散、低噪声锁相倍频信号源设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究工作背景与意义 | 第10-11页 |
| 1.2 锁相倍频信号源主要技术方法 | 第11-12页 |
| 1.3 锁相倍频信号源国内外研究历史与现状 | 第12-13页 |
| 1.4 本文主要工作内容 | 第13页 |
| 1.5 论文结构安排 | 第13-15页 |
| 第二章 锁相环路基础概述 | 第15-34页 |
| 2.1 锁相环路跟踪及捕获 | 第15-21页 |
| 2.1.1 相位描述 | 第16-17页 |
| 2.1.2 跟踪过程 | 第17-18页 |
| 2.1.3 捕获过程 | 第18-21页 |
| 2.2 环路基本组成结构 | 第21-27页 |
| 2.2.1 鉴相器 | 第21-23页 |
| 2.2.2 环路滤波器 | 第23-26页 |
| 2.2.3 压控振荡器 | 第26-27页 |
| 2.3 锁相倍频信号源重要指标分析 | 第27-28页 |
| 2.4 锁相环路杂散分析 | 第28-30页 |
| 2.4.1 泄露杂散 | 第29页 |
| 2.4.2 脉冲杂散 | 第29-30页 |
| 2.5 锁相环路噪声分析 | 第30-33页 |
| 2.5.1 环路噪声类型介绍 | 第30-31页 |
| 2.5.2 环路噪声分析 | 第31-33页 |
| 2.6 本章小结 | 第33-34页 |
| 第三章 环路噪声模型及仿真 | 第34-48页 |
| 3.1 锁相环路噪声模型分析 | 第34-41页 |
| 3.1.1 环路噪声模型 | 第34-37页 |
| 3.1.2 鉴相器噪声模型 | 第37-39页 |
| 3.1.3 压控振荡器噪声模型 | 第39-41页 |
| 3.2 改善环路杂散与噪声措施 | 第41-43页 |
| 3.2.1 对PD输入端杂散的滤除 | 第42页 |
| 3.2.2 对PD输出端杂散的滤除 | 第42页 |
| 3.2.3 对VCO输入端杂散的滤除 | 第42-43页 |
| 3.3 环路滤波器仿真设计 | 第43-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第四章 信号源电路设计 | 第48-67页 |
| 4.1 信号源设计方案一 | 第48页 |
| 4.2 锁相芯片选择及其介绍 | 第48-53页 |
| 4.2.1 芯片结构与原理分析 | 第49-51页 |
| 4.2.2 寄存器配置 | 第51-53页 |
| 4.3 信号源主要电路设计 | 第53-59页 |
| 4.3.1 环路滤波器设计 | 第53-56页 |
| 4.3.2 VCO输出端电路 | 第56页 |
| 4.3.3 LTC1763稳压电路 | 第56-57页 |
| 4.3.4 主控模块设计 | 第57-59页 |
| 4.4 方案一整体电路实现 | 第59-60页 |
| 4.5 信号源设计方案二 | 第60-65页 |
| 4.5.1 鉴相器模块电路 | 第60-62页 |
| 4.5.2 分频器模块电路 | 第62-63页 |
| 4.5.3 滤波器电路 | 第63-64页 |
| 4.5.4 稳压电路 | 第64-65页 |
| 4.6 方案二整体电路实现 | 第65-66页 |
| 4.7 本章小结 | 第66-67页 |
| 第五章 信号源系统调试及分析 | 第67-75页 |
| 5.1 信号源系统调试 | 第67-70页 |
| 5.2 杂散拟制实验分析 | 第70-72页 |
| 5.3 相位噪声实验分析 | 第72-74页 |
| 5.4 本章小结 | 第74-75页 |
| 第六章 总结 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 附录 | 第79-82页 |
| 攻读硕士学位期间取得的成果 | 第82页 |
