基于VPX总线的多功能测量模块的设计
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7页 |
| 1 引言 | 第11-17页 |
| 1.1 研究背景与研究意义 | 第11-12页 |
| 1.2 VPX总线体系结构 | 第12-15页 |
| 1.2.1 VPX总线概述 | 第12-13页 |
| 1.2.2 VPX电源 | 第13页 |
| 1.2.3 VPX连接器 | 第13-14页 |
| 1.2.4 VPX总线研究现状 | 第14-15页 |
| 1.3 发展趋势 | 第15页 |
| 1.4 论文主要研究内容 | 第15-17页 |
| 2 板卡总体设计方案 | 第17-33页 |
| 2.1 数据传输原理 | 第17-20页 |
| 2.1.1 PCIE总线体系拓扑结构 | 第17-18页 |
| 2.1.2 PCIE总线接口信号 | 第18-19页 |
| 2.1.3 PCIE总线分层结构 | 第19-20页 |
| 2.2 板卡技术指标 | 第20页 |
| 2.3 控制器方案 | 第20-21页 |
| 2.4 调理电路方案 | 第21-24页 |
| 2.4.1 采集通道调理电路方案 | 第21-22页 |
| 2.4.2 输出通道调理电路方案 | 第22-24页 |
| 2.5 VPX接口设计方案 | 第24-26页 |
| 2.6 接口芯片分析简介 | 第26-32页 |
| 2.6.1 PEX8311工作模式 | 第28页 |
| 2.6.2 PEX8311传输模式 | 第28-32页 |
| 2.7 本章小结 | 第32-33页 |
| 3 硬件电路设计 | 第33-55页 |
| 3.1 VPX接口模块设计 | 第33-36页 |
| 3.1.1 本地端总线接口电路设计 | 第33-35页 |
| 3.1.2 PCIE端总线接口电路设计 | 第35页 |
| 3.1.3 配置E~2PROM电路设计 | 第35-36页 |
| 3.2 PEX8311寄存器配置 | 第36-41页 |
| 3.2.1 本地配置空间 | 第37-39页 |
| 3.2.2 PCIE配置空间 | 第39-41页 |
| 3.3 外围电路设计 | 第41-44页 |
| 3.3.1 时钟电路 | 第41-42页 |
| 3.3.2 复位电路 | 第42页 |
| 3.3.3 FPGA配置电路 | 第42-44页 |
| 3.3.4 锁相环电源设计 | 第44页 |
| 3.4 AD电路模块设计 | 第44-49页 |
| 3.4.1 采集电路的设计 | 第44-46页 |
| 3.4.2 调理电路的设计 | 第46-49页 |
| 3.5 DA电路模块设计 | 第49-53页 |
| 3.5.1 调理电路的设计 | 第49-51页 |
| 3.5.2 滤波电路的设计 | 第51-53页 |
| 3.6 本章小结 | 第53-55页 |
| 4 FPGA逻辑设计 | 第55-67页 |
| 4.1 FPGA数据传输模块设计 | 第55-58页 |
| 4.2 采样频率控制 | 第58-59页 |
| 4.3 采样过程控制 | 第59-61页 |
| 4.4 输出过程控制 | 第61-62页 |
| 4.5 控制模块设计 | 第62-63页 |
| 4.6 触发过程设计 | 第63-65页 |
| 4.7 中断模块设计 | 第65-66页 |
| 4.8 本章小结 | 第66-67页 |
| 5 系统测试 | 第67-73页 |
| 5.1 板卡静态测试 | 第67页 |
| 5.2 板卡动态测试 | 第67-71页 |
| 5.2.1 电源测试 | 第68页 |
| 5.2.2 PLXMon传输测试 | 第68-69页 |
| 5.2.3 逻辑功能测试 | 第69-70页 |
| 5.2.4 测试结果 | 第70-71页 |
| 5.3 测试过程中的部分问题及解决 | 第71-72页 |
| 5.4 本章小结 | 第72-73页 |
| 6 结论 | 第73-75页 |
| 6.1 工作总结 | 第73页 |
| 6.2 未来工作展望 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 图索引 | 第77-79页 |
| 表索引 | 第79-83页 |
| 学位论文数据集 | 第83页 |
