多相位数字延迟锁相环研究与设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·锁相技术的发展历史和研究现状 | 第8-9页 |
| ·论文结构 | 第9-11页 |
| 第二章 延迟锁相技术 | 第11-21页 |
| ·锁相环的组成与工作原理 | 第11-12页 |
| ·延迟锁相环基本原理 | 第12-14页 |
| ·电荷泵延迟锁相环电路的基本结构 | 第14-17页 |
| ·压控延迟线的实现 | 第15-16页 |
| ·鉴相器 | 第16页 |
| ·电荷泵电路 | 第16-17页 |
| ·滤波器 | 第17页 |
| ·开环DLL 基本原理 | 第17-18页 |
| ·闭环DLL 基本原理 | 第18-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 全数字锁相环总体结构 | 第21-25页 |
| ·全数字锁相环的整体结构 | 第21-22页 |
| ·全数字延迟锁相环基本功能 | 第22-23页 |
| ·性能参数与管脚定义 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第四章 数字锁相环各模块设计 | 第25-51页 |
| ·时钟相位同步电路 | 第25-34页 |
| ·延迟单元计数电路 | 第26-28页 |
| ·延迟补偿调整电路 | 第28-29页 |
| ·控制逻辑电路 | 第29-34页 |
| ·时钟移相电路 | 第34-40页 |
| ·时钟周期测量电路 | 第35页 |
| ·时钟相位调整电路 | 第35-38页 |
| ·控制逻辑电路 | 第38-40页 |
| ·时钟占空比调节电路 | 第40-42页 |
| ·倍频电路 | 第42-43页 |
| ·时钟分频电路 | 第43-49页 |
| ·复位端时钟分频电路 | 第44-46页 |
| ·置位端时钟分频电路 | 第46-49页 |
| ·本章小结 | 第49-51页 |
| 第五章 全数字延迟锁相环仿真结果 | 第51-55页 |
| ·时钟相位同步电路仿真 | 第51页 |
| ·时钟移相电路仿真 | 第51-52页 |
| ·时钟分频电路仿真 | 第52-53页 |
| ·全数字延迟锁相环仿真 | 第53-55页 |
| 第六章 总结和展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 研究成果 | 第63-64页 |
