基于FPGA的数字滤波器设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 研究背景和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文的结构安排 | 第10-11页 |
| 2 数字滤波器设计基础 | 第11-22页 |
| 2.1 数字滤波器概述 | 第11-14页 |
| 2.1.1 FIR数字滤波器的线性相位约束条件 | 第11-13页 |
| 2.1.2 数字滤波器的设计指标 | 第13-14页 |
| 2.2 数字滤波器设计方法 | 第14-18页 |
| 2.3 分布式算法 | 第18-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 基于FPGA数字滤波器设计 | 第22-32页 |
| 3.1 并行多路数据采集系统设计 | 第22-24页 |
| 3.1.1 并行多路高速数据采集系统总体设计 | 第22页 |
| 3.1.2 前端调理电路 | 第22-23页 |
| 3.1.3 高速A/D转换电路 | 第23-24页 |
| 3.1.4 并行多路数据采集系统软件设计 | 第24页 |
| 3.2 数字滤波器总体架构设计 | 第24-27页 |
| 3.2.1 分布式算法查找表大小设计 | 第24页 |
| 3.2.2 数字滤波器RAM分布式算法设计 | 第24-25页 |
| 3.2.3 数字滤波器模块划分 | 第25-27页 |
| 3.2.4 数字滤波器各模块数据流格式 | 第27页 |
| 3.3 数字滤波器系数设计 | 第27-31页 |
| 3.3.1 线性相位数字滤波器结构选择 | 第28页 |
| 3.3.2 数字滤波器系数计算 | 第28-30页 |
| 3.3.3 数字滤波器系数量化 | 第30-31页 |
| 3.4 本章小结 | 第31-32页 |
| 4 数字滤波器的FPGA实现 | 第32-54页 |
| 4.1 开发平台简介 | 第32-33页 |
| 4.2 输入转换模块 | 第33-36页 |
| 4.3 延迟转换模块 | 第36-40页 |
| 4.4 并串转换模块 | 第40-44页 |
| 4.5 RAM查找表模块 | 第44-47页 |
| 4.6 移位相加模块 | 第47-50页 |
| 4.7 加法模块 | 第50-52页 |
| 4.8 时钟控制模块 | 第52页 |
| 4.9 数字滤波器顶层模块 | 第52-53页 |
| 4.10 本章小结 | 第53-54页 |
| 5 数字滤波器的仿真与验证 | 第54-60页 |
| 5.1 数字滤波器设计实例实现与仿真 | 第54-57页 |
| 5.2 Simulink仿真与验证 | 第57-59页 |
| 5.1.1 Simulink仿真模型描述 | 第57-58页 |
| 5.1.2 Simulink仿真结果分析 | 第58-59页 |
| 5.3 本章小结 | 第59-60页 |
| 6 总结与展望 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 致谢 | 第64-65页 |
| 攻读学位期间取得的科研成果清单 | 第65页 |
