应用于全数字频率综合器的数字控制振荡器的设计与研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 论文的研究背景 | 第8-9页 |
| 1.2 论文的主要工作和创新 | 第9-10页 |
| 1.3 论文的组织结构 | 第10-11页 |
| 第二章 频率综合器概述与系统指标定义 | 第11-19页 |
| 2.1 频率综合器概述 | 第11-13页 |
| 2.2 锁相环特性分析及主要性能指标 | 第13-19页 |
| 2.2.1 锁相环的线性分析 | 第13-14页 |
| 2.2.2 相位噪声与时钟抖动 | 第14-17页 |
| 2.2.3 瞬态响应时间 | 第17-18页 |
| 2.2.4 频率范围与频率精度 | 第18-19页 |
| 第三章 电容电感压控振荡器概述 | 第19-44页 |
| 3.1 振荡器基本原理 | 第19-24页 |
| 3.1.1 两端负反馈系统分析 | 第20-21页 |
| 3.1.2 单端能量补偿分析 | 第21-24页 |
| 3.2 环形振荡器 | 第24-26页 |
| 3.3 LC振荡器 | 第26-28页 |
| 3.3.1 Colpitts振荡器 | 第26-27页 |
| 3.3.2 差分LC振荡器 | 第27-28页 |
| 3.4 振荡器相位噪声分析理论 | 第28-40页 |
| 3.4.1 相位噪声源 | 第29页 |
| 3.4.2 相位噪声产生的机理 | 第29-30页 |
| 3.4.3 相位噪声的计算 | 第30-31页 |
| 3.4.4 相位噪声模型理论 | 第31-40页 |
| 3.5 数字频率综合器中振荡器的设计 | 第40-44页 |
| 3.5.1 数字频率综合器概述 | 第40-42页 |
| 3.5.2 振荡器输出相位噪声对系统输出的影响 | 第42-43页 |
| 3.5.3 振荡器电容阵列 | 第43-44页 |
| 第四章 数字控制振荡器设计 | 第44-53页 |
| 4.1 振荡器结构 | 第44-45页 |
| 4.2 抑制相位噪声 | 第45-49页 |
| 4.2.1 电感的选取 | 第45-46页 |
| 4.2.2 尾电流噪声源 | 第46-47页 |
| 4.2.3 二次谐波谐振滤波技术 | 第47-49页 |
| 4.3 频率精度 | 第49-53页 |
| 4.3.1 可变电容分类 | 第49-51页 |
| 4.3.2 传统P型IMOS可变电容 | 第51页 |
| 4.3.3 减小电容变化范围的一种接法 | 第51-52页 |
| 4.3.4 PMOS与NMOS对管作为可变电容 | 第52-53页 |
| 第五章 芯片设计实例 | 第53-63页 |
| 5.1 设计指标 | 第53页 |
| 5.2 振荡器结构原理图 | 第53-55页 |
| 5.3 电容阵列的设计 | 第55页 |
| 5.4 各个电容阵列的可变电容 | 第55-56页 |
| 5.5 关于Tracking控制位的设计 | 第56-58页 |
| 5.6 Buffer设计 | 第58-59页 |
| 5.7 Divider设计 | 第59页 |
| 5.8 版图设计考虑 | 第59-60页 |
| 5.9 测试结果 | 第60-63页 |
| 第六章 总结 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
