汽车防撞雷达信号处理研究及系统设计
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第10-16页 |
1.1 研究的背景与意义 | 第10-11页 |
1.2 国内外研究历史与现状 | 第11-13页 |
1.3 本文主要工作及贡献 | 第13-15页 |
1.4 本论文章节安排 | 第15-16页 |
第二章 汽车防撞雷达信号处理原理及相关技术理论 | 第16-31页 |
2.1 FMCW雷达基本原理 | 第16-19页 |
2.2 目标频率估计的相关技术理论 | 第19-26页 |
2.2.1 基于FFT的经典功率谱估计 | 第19页 |
2.2.2 基于参数模型的功率谱估计 | 第19-21页 |
2.2.3 基于最小方差无失真响应的信号频率估计 | 第21-23页 |
2.2.4 基于相关矩阵特征分解的信号频率估计 | 第23-24页 |
2.2.5 基于线性预测器的信号频率估计 | 第24-25页 |
2.2.6 汽车防撞雷达目标信号频率估计 | 第25-26页 |
2.3 目标检测的相关技术理论 | 第26-30页 |
2.3.1 目标和杂波模型 | 第26-27页 |
2.3.2 目标检测原理 | 第27-29页 |
2.3.3 目标检测方法 | 第29-30页 |
2.4 汽车防撞雷达数字信号处理流程 | 第30页 |
2.5 本章小结 | 第30-31页 |
第三章 信号处理机硬件电路设计 | 第31-52页 |
3.1 系统参数的确定 | 第31-34页 |
3.2 方案论证 | 第34-43页 |
3.2.1 中频放大方案论证 | 第34-37页 |
3.2.2 信号处理机系统构架论证 | 第37-41页 |
3.2.3 ADC和DAC参数讨论 | 第41-42页 |
3.2.4 处理器选型 | 第42-43页 |
3.3 硬件电路设计 | 第43-51页 |
3.3.1 ADC模块 | 第43-46页 |
3.3.2 DAC模块 | 第46-47页 |
3.3.3 FPGA模块 | 第47-48页 |
3.3.4 C8051模块 | 第48-49页 |
3.3.5 电源管理模块 | 第49页 |
3.3.6 扩展性设计 | 第49-50页 |
3.3.7 PCB设计 | 第50-51页 |
3.4 本章小结 | 第51-52页 |
第四章 信号处理机程序设计 | 第52-63页 |
4.1 芯片控制程序设计 | 第52-56页 |
4.1.1 AGC芯片控制程序 | 第52-53页 |
4.1.2 ADC芯片控制程序 | 第53-54页 |
4.1.3 DAC芯片控制程序 | 第54-55页 |
4.1.4 FPGA与单片机接口控制程序 | 第55-56页 |
4.2 增益自动控制程序设计 | 第56-58页 |
4.3 雷达信号处理程序设计 | 第58-62页 |
4.3.1 数据流处理 | 第58-59页 |
4.3.2 FFT实现 | 第59-61页 |
4.3.3 CFAR实现 | 第61-62页 |
4.4 本章小结 | 第62-63页 |
第五章 信号处理机系统测试 | 第63-73页 |
5.1 测试内容及方法 | 第63-66页 |
5.1.1 测试方法 | 第63-65页 |
5.1.2 信号源的产生 | 第65-66页 |
5.2 雷达信号处理波形测试 | 第66-70页 |
5.3 雷达测距测速误差性能测试 | 第70-72页 |
5.4 本章小结 | 第72-73页 |
第六章 全文总结与展望 | 第73-75页 |
6.1 全文总结 | 第73-74页 |
6.2 后续研究展望 | 第74-75页 |
致谢 | 第75-76页 |
参考文献 | 第76-78页 |
附录 | 第78-79页 |