基于FPGA的实时数据采集与处理系统
摘要 | 第1-7页 |
ABSTRACT | 第7-12页 |
1 绪论 | 第12-16页 |
·系统设计内容 | 第13页 |
·系统设计考虑的因素 | 第13-14页 |
·输入信号的相关特性 | 第13-14页 |
·采集系统的主要技术指标 | 第14页 |
·接口特性 | 第14页 |
·系统设计步骤 | 第14-15页 |
·分析问题和确定问题 | 第14页 |
·确定采样周期Ts | 第14页 |
·系统总体设计 | 第14-15页 |
·本文的工作 | 第15-16页 |
2 PCI总线以及接口方案 | 第16-29页 |
·PCI总线简介 | 第16-27页 |
·基本概念 | 第16-17页 |
·PCI总线信号的定义与功能 | 第17-19页 |
·PCI系统地址空间 | 第19页 |
·PCI总线的操作 | 第19-21页 |
·PCI数据仲裁 | 第21-23页 |
·PCI配置空间 | 第23-24页 |
·PCI总线协议 | 第24-26页 |
·PCI总线的电气特性 | 第26页 |
·PCI总线的设计规范 | 第26-27页 |
·PCI总线接口方案的选取 | 第27-29页 |
·利用专用的PIC接口芯片 | 第27-28页 |
·一次可编程的FPGA器件 | 第28页 |
·采用可编程逻辑器件CPLD或FPAG | 第28页 |
·PCI接口方案的选择 | 第28-29页 |
3 FPGA的概述 | 第29-37页 |
·FPGA简介 | 第29-32页 |
·FPGA芯片的基本工作原理 | 第29-30页 |
·FPGA的基本架构 | 第30页 |
·FPGA的设计流程 | 第30-32页 |
·FPGA开发工具ISE | 第32-34页 |
·ISE简介 | 第32-33页 |
·ISE的开发流程 | 第33-34页 |
·HDL硬件描述语言 | 第34-36页 |
·HDL语言概述 | 第34页 |
·HDL语言的特点 | 第34-35页 |
·Verilog HDL开发流程 | 第35-36页 |
·仿真工具 | 第36-37页 |
4 数据采集系统的系统设计 | 第37-61页 |
·PCI数据采集系统的设计思路 | 第37-38页 |
·数据采集系统的构思 | 第37页 |
·数据采集系统实现的功能 | 第37页 |
·系统设计中的关键技术问题 | 第37-38页 |
·数据采集系统的架构 | 第38-39页 |
·A/D转换模块 | 第39-42页 |
·A/D的选取 | 第39页 |
·ADS8412的相关特性 | 第39-40页 |
·ADS8412的时序工作状态 | 第40-41页 |
·ADS8412的外围电路 | 第41-42页 |
·ADS8412的外部模拟电路输入 | 第42页 |
·FPGA模块 | 第42-45页 |
·FPGA芯片的选型 | 第42-43页 |
·FPGA配置电路的设计 | 第43-44页 |
·PROM模块 | 第44-45页 |
·FIFO模块 | 第45-48页 |
·FIFO模块的选取 | 第45-46页 |
·FIFO模块的建立 | 第46-48页 |
·荧光信号处理部分及仿真 | 第48-51页 |
·RAM存储单元 | 第48-49页 |
·双向计数器 | 第49-50页 |
·最大值计数模块 | 第50页 |
·脉冲时间半宽度计算模块 | 第50-51页 |
·荧光脉冲宽度对应的点数的仿真 | 第51页 |
·多普勒信号运算模块及仿真 | 第51-56页 |
·FFT模块的建立及仿真 | 第52-54页 |
·频谱的实现以及仿真 | 第54-56页 |
·时钟模块 | 第56-58页 |
·DCM简介 | 第56-58页 |
·时钟产生模块的设计 | 第58页 |
·电源模块 | 第58-61页 |
·模拟部分电源设计 | 第59-60页 |
·数字部分电源设计 | 第60-61页 |
5 系统时序状态流程 | 第61-64页 |
·荧光信号状态流程 | 第61-62页 |
·多普勒信号状态流程 | 第62页 |
·A/D控制模块状态流程 | 第62-64页 |
6 PCI IPcore | 第64-66页 |
总结与展望 | 第66-67页 |
参考文献 | 第67-69页 |
附录 | 第69-72页 |
致谢 | 第72-73页 |
个人简历 | 第73页 |