高速数字信号互连设计分析及应用
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.3 研究任务 | 第12-13页 |
| 1.3.1 任务内容 | 第12页 |
| 1.3.2 本人的研究工作 | 第12-13页 |
| 1.4 论文结构 | 第13-14页 |
| 第二章 电源完整性分析 | 第14-24页 |
| 2.1 电源完整性理论的基本概念及重要性 | 第14-15页 |
| 2.2 电源分布系统的结构 | 第15-23页 |
| 2.2.1 噪声的来源与介绍 | 第15-17页 |
| 2.2.2 目标阻抗的计算方法 | 第17页 |
| 2.2.3 电容的理解 | 第17-21页 |
| 2.2.4 改善地弹噪声的措施 | 第21-23页 |
| 2.3 电源仿真的方法和步骤 | 第23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 信号完整性分析理论基础 | 第24-38页 |
| 3.1 信号完整性理论概念 | 第24-25页 |
| 3.2 传输线原理 | 第25页 |
| 3.3 传输线理论基础 | 第25-26页 |
| 3.4 串扰 | 第26-32页 |
| 3.4.1 串扰产生的原因 | 第26-27页 |
| 3.4.2 容性串扰 | 第27-29页 |
| 3.4.3 感性串扰 | 第29-30页 |
| 3.4.4 互感和互容的合成效应 | 第30-31页 |
| 3.4.5 串扰最小化的方法 | 第31-32页 |
| 3.5 反射 | 第32-37页 |
| 3.5.1 反射的原理 | 第32-33页 |
| 3.5.2 反扰的消除和预防 | 第33-37页 |
| 3.6 本章小结 | 第37-38页 |
| 第四章 SI/PI仿真设计实现 | 第38-66页 |
| 4.1 DDR3的介绍与设计指标 | 第38-41页 |
| 4.1.1 DDR3的内部结构及原理 | 第38-39页 |
| 4.1.2 DDR3的特点介绍 | 第39-41页 |
| 4.2 DDR3的SI主要挑战 | 第41-47页 |
| 4.2.1 时序预算 | 第41-44页 |
| 4.2.2 信号质量 | 第44-47页 |
| 4.3 DDR3的SI仿真设计及规则实现 | 第47-61页 |
| 4.3.1 SI仿真前准备工作 | 第47页 |
| 4.3.2 DDR3高速总线的设计流程 | 第47-60页 |
| 4.3.3 SI总结 | 第60-61页 |
| 4.4 DDR3的PI实现分析 | 第61-63页 |
| 4.4.1 PI仿真前准备工作 | 第61-62页 |
| 4.4.2 PI仿真和分析 | 第62-63页 |
| 4.5 DDR3的设计汇总 | 第63-65页 |
| 4.6 本章小结 | 第65-66页 |
| 第五章 实现与应用 | 第66-69页 |
| 5.1 布局布线实现 | 第66-68页 |
| 5.2 本章小结 | 第68-69页 |
| 第六章 总结与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
