| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-11页 |
| 1.1 课题研究背景和意义 | 第9页 |
| 1.2 论文研究内容 | 第9-10页 |
| 1.3 本文结构 | 第10-11页 |
| 第二章 系统理论基础和总体设计方案 | 第11-25页 |
| 2.1 FPGA技术概述 | 第11-17页 |
| 2.1.1 FPGA简介 | 第11-13页 |
| 2.1.2 FPGA开发流程 | 第13-15页 |
| 2.1.3 FPGA中Nios Ⅱ介绍 | 第15-17页 |
| 2.2 系统应用背景介绍 | 第17-22页 |
| 2.2.1 系统硬件平台介绍 | 第17-20页 |
| 2.2.2 AD采样模块介绍 | 第20-21页 |
| 2.2.3 串口传输模块介绍 | 第21-22页 |
| 2.3 数字调制信号常用测量指标简介 | 第22-23页 |
| 2.4 系统总体设计框图 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 数字调制信号的幅值检测 | 第25-42页 |
| 3.1 幅值检测算法简介 | 第25-31页 |
| 3.1.1 极大似然估计法 | 第25-27页 |
| 3.1.2 相关累加法 | 第27-29页 |
| 3.1.3 高阶差分方法 | 第29-30页 |
| 3.1.4 算法对比及性能分析 | 第30-31页 |
| 3.2 高阶差分方法实现概述 | 第31-35页 |
| 3.3 幅值检测在FPGA中的实现 | 第35-41页 |
| 3.3.1 信号包络检测 | 第35-38页 |
| 3.3.2 幅值抖动检测 | 第38-40页 |
| 3.3.3 其他调制方式幅值检测 | 第40-41页 |
| 3.4 本章小结 | 第41-42页 |
| 第四章 数字调制信号的最大时间间隔误差测量 | 第42-59页 |
| 4.1 MTIE的定义及传统测量方法 | 第42-46页 |
| 4.2 MTIE的计算方法 | 第46-49页 |
| 4.2.1 MTIE的直接计算方法 | 第46页 |
| 4.2.2 MTIE基于遍历过程的改进型计算方法 | 第46-48页 |
| 4.2.3 MTIE基于观测时间窗口的改进型计算方法 | 第48-49页 |
| 4.3 MTIE在FPGA中的实现 | 第49-58页 |
| 4.3.1 相位信息求解 | 第50-52页 |
| 4.3.2 最小二乘法求时间间隔误差 | 第52-55页 |
| 4.3.3 Nios处理器求解MTIE | 第55-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 数字调制信号的频谱测量 | 第59-72页 |
| 5.1 信号频谱测量概述 | 第59-60页 |
| 5.1.1 经典谱估计方法 | 第59-60页 |
| 5.1.2 现代谱估计方法 | 第60页 |
| 5.2 AR参数模型的功率谱估计 | 第60-64页 |
| 5.2.1 AR过程的线性预测 | 第60-63页 |
| 5.2.2 基于线性预测的AR过程Burg算法 | 第63-64页 |
| 5.3 频谱估计在FPGA中的实现 | 第64-71页 |
| 5.3.1 Burg算法模块的实现 | 第65-69页 |
| 5.3.2 频谱求解模块的实现 | 第69-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 攻读学位期间发表或已录用的学术论文 | 第77页 |