智能变电站一体化监控系统的硬件平台研制
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 一体化监控系统的研究背景与意义 | 第10-11页 |
| 1.2 一体化监控系统的国内外研究历史与现状 | 第11-12页 |
| 1.3 本文的主要贡献与创新 | 第12页 |
| 1.4 本论文的结构安排 | 第12-14页 |
| 第二章 智能变电站及一体化监控系统的网络结构 | 第14-20页 |
| 2.1 智能变电站总体网络架构 | 第14-18页 |
| 2.1.1 智能变电站网络架构 | 第14-15页 |
| 2.1.2 智能变电站通信网络及报文 | 第15-18页 |
| 2.2 一体化监控系统的网络结构 | 第18-19页 |
| 2.3 本章小结 | 第19-20页 |
| 第三章 一体化监控系统硬件平台的方案设计 | 第20-34页 |
| 3.1 一体化监控系统的整体方案及指标 | 第20-21页 |
| 3.2 监控系统处理器的选型 | 第21-24页 |
| 3.2.1 Power PC简介 | 第22页 |
| 3.2.2 Power PC处理器的选型 | 第22-24页 |
| 3.3 主控板设计上的若干问题 | 第24-33页 |
| 3.3.1 叠层和阻抗控制 | 第24-27页 |
| 3.3.1.1 主控板的叠层设计 | 第24-25页 |
| 3.3.1.2 主控板的阻抗控制 | 第25-27页 |
| 3.3.2 信号完整性仿真 | 第27-31页 |
| 3.3.3 电源完整性仿真 | 第31-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 一体化监控系统硬件平台的功能设计 | 第34-67页 |
| 4.1 一体化监控系统主控板结构 | 第34-35页 |
| 4.2 一体化监控系统电源设计 | 第35-50页 |
| 4.2.1 CPU电源设计 | 第36-47页 |
| 4.2.1.1 CPU核心电源设计 | 第37-40页 |
| 4.2.1.2 CPU功能电源设计 | 第40-47页 |
| 4.2.2 DDR3电源设计 | 第47-49页 |
| 4.2.3 电源启动顺序 | 第49-50页 |
| 4.3 一体化监控系统的时钟设计 | 第50-52页 |
| 4.4 一体化监控系统的储存系统设计 | 第52-61页 |
| 4.4.1 DDR3运行内存设计 | 第53-57页 |
| 4.4.1.1 DDR3的电路设计 | 第53-55页 |
| 4.4.1.2 DDR3板级设计 | 第55-57页 |
| 4.4.2 Flash闪存设计 | 第57-60页 |
| 4.4.3 SATA Ⅱ大容量存储器设计 | 第60-61页 |
| 4.5 一体化监控系统的功能接口设计 | 第61-66页 |
| 4.5.1 PCIE接口设计 | 第61-63页 |
| 4.5.2 千兆以太网接口设计 | 第63-65页 |
| 4.5.3 USB接口设计 | 第65-66页 |
| 4.6 本章小结 | 第66-67页 |
| 第五章 一体化监控系统硬件平台的调及应用 | 第67-74页 |
| 5.1 主控板的硬件调试 | 第67-72页 |
| 5.1.1 基于CPLD配置系统 | 第68-70页 |
| 5.1.2 搭载Linux操作系统测试 | 第70页 |
| 5.1.3 调试过程中遇到的问题及解决方法 | 第70-72页 |
| 5.2 硬件平台的现场应用 | 第72-74页 |
| 5.2.1 网络报文信息捕获 | 第73页 |
| 5.2.2 二次设备状态监测 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74-75页 |
| 6.2 展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间取得的成果 | 第80页 |
