| 中文摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 VMS技术的发展史以及意义 | 第10-13页 |
| 1.1.1 VMS的发展史 | 第10-11页 |
| 1.1.2 VMS的分类以及应用 | 第11-13页 |
| 1.2 带坏点检测的VMS系统的背景和研究意义 | 第13-14页 |
| 1.2.1 坏点检测的背景 | 第13页 |
| 1.2.2 坏点检测的研究意义 | 第13-14页 |
| 1.2.3 坏点检测的发展现状与本文系统特色 | 第14页 |
| 1.3 本文内容安排 | 第14-16页 |
| 第二章 系统硬件、软件平台 | 第16-23页 |
| 2.1 系统硬件平台简介 | 第16-19页 |
| 2.1.1 Kinetis系列微处理器浅析 | 第16-17页 |
| 2.1.2 ARMCortex_M4内核和K60芯片浅析 | 第17-18页 |
| 2.1.3 Spartan6系列FPGA浅析 | 第18-19页 |
| 2.2 系统软件平台简介 | 第19-22页 |
| 2.2.1 MQX实时操作系统简介 | 第19页 |
| 2.2.2 MQX的组织架构 | 第19-20页 |
| 2.2.3 MQX的核心功能 | 第20-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第三章 带点检功能的可变信息情报板模块化设计 | 第23-46页 |
| 3.1 系统模块化设计概要 | 第23-24页 |
| 3.2 主控卡布局原理 | 第24-27页 |
| 3.2.1 主控卡硬件布局及结构 | 第24-26页 |
| 3.2.2 主控卡软件布局及结构 | 第26-27页 |
| 3.3 分扫卡布局原理 | 第27-29页 |
| 3.3.1 分扫卡硬件布局及结构 | 第27-28页 |
| 3.3.2 分扫卡软件布局及结构 | 第28-29页 |
| 3.4 点检卡的布局原理 | 第29-32页 |
| 3.3.1 点检卡硬件布局及结构 | 第29-31页 |
| 3.3.2 点检卡软件布局及结构 | 第31-32页 |
| 3.5 系统主要模块功能与设计 | 第32-45页 |
| 3.5.1 FIFO模块 | 第32-34页 |
| 3.5.2 数据分析模块 | 第34-35页 |
| 3.5.3 写寄存器 | 第35-37页 |
| 3.5.4 写SRAM模块 | 第37-38页 |
| 3.5.5 乒乓读写模块 | 第38-40页 |
| 3.5.6 DSP模块 | 第40-42页 |
| 3.5.7 PHY模块 | 第42-43页 |
| 3.5.8 点检模块 | 第43-45页 |
| 3.6 本章小结 | 第45-46页 |
| 第四章 带点检功能的可变信息情报板整体化设计 | 第46-62页 |
| 4.1 带点检功能的VMS系统总体设计方案 | 第46-47页 |
| 4.2 通信协议解析 | 第47-58页 |
| 4.2.1 VMS系统通信协议 | 第47-54页 |
| 4.2.2 主控卡ARM与FPGA之间的通信 | 第54-55页 |
| 4.2.3 主控卡与分扫卡之间的通信 | 第55-56页 |
| 4.2.4 点检卡ARM与FPGA之间的通信 | 第56-57页 |
| 4.2.5 点检卡与主控卡之间的通信 | 第57-58页 |
| 4.3 坏点检测的完整过程 | 第58-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第五章 测试与分析 | 第62-66页 |
| 5.1 选取测试屏幕简介 | 第62-63页 |
| 5.2 测试平台简介 | 第63-64页 |
| 5.3 坏点检测测试 | 第64-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-68页 |
| 6.1 总结 | 第66-67页 |
| 6.2 展望 | 第67-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-73页 |