| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-27页 |
| 1.1 SOI高压P沟道LDMOS概述 | 第11-17页 |
| 1.2 SOI高压P沟道LDMOS器件背栅效应 | 第17-21页 |
| 1.3 陷阱电荷诱致退化效应 | 第21-25页 |
| 1.4 主要工作和创新点 | 第25-27页 |
| 第二章 薄层SOI高压场P沟道LDMOS背栅场调制耐压模型 | 第27-50页 |
| 2.1 薄层SOI高压场P沟道LDMOS器件 | 第27-30页 |
| 2.1.1 器件结构与应用电路 | 第27-29页 |
| 2.1.2 场注技术 | 第29-30页 |
| 2.2 背栅场调制耐压模型 | 第30-35页 |
| 2.2.1 模型 | 第30-32页 |
| 2.2.2 背栅电压与击穿电压的相关性 | 第32-35页 |
| 2.3 双导电模式 | 第35-41页 |
| 2.3.1 双导电模式机理 | 第35-38页 |
| 2.3.2 比导通电阻与背栅电压的相关性 | 第38-41页 |
| 2.4 纵向击穿机理 | 第41-44页 |
| 2.5 两种耐压特性分析方法 | 第44-49页 |
| 2.6 本章小结 | 第49-50页 |
| 第三章 薄层SOI高压场P沟道LDMOS背栅穿通和耐压设计准则 | 第50-73页 |
| 3.1 薄层SOI高压P沟道LDMOS背栅穿通机理 | 第50-54页 |
| 3.2 P-FIELD工艺分析 | 第54-56页 |
| 3.2.1 两种工艺方法比较 | 第54-55页 |
| 3.2.2 P-FIELD结深与场注入能量和N-WELL剂量的相关性 | 第55-56页 |
| 3.3 背栅穿通与沟道连续性设计 | 第56-62页 |
| 3.3.1 背栅穿通与电流台阶现象 | 第57-59页 |
| 3.3.2 场注入能量、剂量和N-WELL剂量之间优化设计 | 第59-62页 |
| 3.4 SOI高压P沟道LDMOS耐压设计准则 | 第62-67页 |
| 3.4.1 耐压设计准则 | 第62-64页 |
| 3.4.2 实验与结果讨论 | 第64-67页 |
| 3.5 高低压兼容集成技术 | 第67-72页 |
| 3.6 本章小结 | 第72-73页 |
| 第四章 薄层SOI高压场P沟道LDMOS陷阱电荷电导调制模型 | 第73-104页 |
| 4.1 陷阱电荷电导调制效应 | 第73-74页 |
| 4.2 背栅NBTI电导调制模型 | 第74-77页 |
| 4.2.1 背栅NBTI机理 | 第74-76页 |
| 4.2.2 背栅NBTI电导调制模型 | 第76-77页 |
| 4.3 背栅NBTI引起的器件特性退化 | 第77-87页 |
| 4.3.1 线性电流退化 | 第77-83页 |
| 4.3.2 击穿电压退化 | 第83-84页 |
| 4.3.3 阈值和静态电流退化 | 第84-87页 |
| 4.4 热载流子退化研究 | 第87-98页 |
| 4.4.1 线性电流和阈值电压退化 | 第87-89页 |
| 4.4.2 两种热载流子退化机理 | 第89-94页 |
| 4.4.3 热载流子电导调制模型 | 第94-98页 |
| 4.5 减小热载流子效应的新器件结构 | 第98-103页 |
| 4.5.1 具有轻掺杂区的拐角结构 | 第98-101页 |
| 4.5.2 具有部分高K介质层的拐角结构 | 第101-103页 |
| 4.6 本章小结 | 第103-104页 |
| 第五章 全文总结与展望 | 第104-106页 |
| 5.1 全文总结 | 第104-105页 |
| 5.2 后续工作展望 | 第105-106页 |
| 致谢 | 第106-107页 |
| 参考文献 | 第107-115页 |
| 攻读博士学位期间取得的成果 | 第115-119页 |
