多核网络处理器数据推拉总线协议关键技术设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-17页 |
| ·网络处理器概述 | 第9-12页 |
| ·网络处理器的产生及其基本功能 | 第9-11页 |
| ·网络处理器的优势 | 第11页 |
| ·网络处理器的分类 | 第11-12页 |
| ·网络处理器的发展现状 | 第12-13页 |
| ·课题来源及研究意义 | 第13-14页 |
| ·论文的主要工作与章节安排 | 第14-17页 |
| 第二章 多线程片上系统总线接口结构与验证 | 第17-35页 |
| ·网络处理器体系结构 | 第17-23页 |
| ·网络处理器体系结构特征 | 第17-19页 |
| ·英特尔互联网交换架构 | 第19-21页 |
| ·XDNP 体系结构 | 第21-23页 |
| ·网络协议分层原理 | 第23-27页 |
| ·总线接口设计相关技术 | 第27-30页 |
| ·就绪轮询 | 第27页 |
| ·传输寄存器访问的端口争用问题 | 第27-28页 |
| ·缓冲 FIFO 设计 | 第28-29页 |
| ·直接内存存取 | 第29-30页 |
| ·验证技术概述 | 第30-33页 |
| ·数据推/拉总线接口设计目标 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第三章 总线接口单元及其核心的实现 | 第35-49页 |
| ·总线接口单元结构 | 第35-37页 |
| ·核心模块推/拉引擎的设计实现 | 第37-47页 |
| ·任务执行顺序 | 第37-39页 |
| ·指令识别与区分 | 第39-40页 |
| ·推引擎的实现 | 第40-43页 |
| ·拉引擎的实现 | 第43-47页 |
| ·本章小结 | 第47-49页 |
| 第四章 以推/拉引擎为核心的总线接口验证 | 第49-71页 |
| ·总线接口核心推/拉引擎的验证 | 第49-61页 |
| ·验证对象与验证平台结构 | 第49-52页 |
| ·随机激励的生成 | 第52-58页 |
| ·断言的使用 | 第58-59页 |
| ·验证过程及结果分析 | 第59-61页 |
| ·总线接口数据收发过程的验证 | 第61-68页 |
| ·接收过程验证 | 第61-64页 |
| ·发送过程验证 | 第64-68页 |
| ·本章小结 | 第68-71页 |
| 第五章 结束语 | 第71-73页 |
| ·总结 | 第71页 |
| ·技术展望 | 第71-73页 |
| 致谢 | 第73-75页 |
| 参考文献 | 第75-77页 |
| 研究成果 | 第77-78页 |
