摘要 | 第1-4页 |
Abstract | 第4-8页 |
第一章 绪论 | 第8-10页 |
·课题背景 | 第8页 |
·可编程逻辑器件发展简史 | 第8-9页 |
·本课题所完成的主要工作和本文的篇章结构 | 第9-10页 |
·本课题所完成的主要工作 | 第9页 |
·本文的篇章结构 | 第9-10页 |
第二章 心电信号基础与心电信号前置放大电路的设计 | 第10-21页 |
·正常心电的产生原理和各种波的特点 | 第10-11页 |
·前置放大电路输入部分的等效电路模型 | 第11-12页 |
·心电信号测量的干扰噪声来源分析 | 第12-15页 |
·工频干扰 | 第12-14页 |
·电极极化干扰 | 第14页 |
·肌电干扰 | 第14页 |
·基线漂移和呼吸时ECG 幅值的变化 | 第14-15页 |
·仪器内部噪声干扰 | 第15页 |
·心电信号前置放大器的设计 | 第15-21页 |
·AD620 前置放大器的设计 | 第15-16页 |
·50HZ 陷波器的设计 | 第16-17页 |
·带通滤波器电路设计 | 第17-19页 |
·主放大电路与电位抬升电路设计 | 第19页 |
·心电信号前置放大电路的测试结果 | 第19-21页 |
第三章 基于FPGA 控制下的心电数据采集系统的设计 | 第21-30页 |
·抽样工作原理 | 第21-22页 |
·工程实践中A/D 转换系统的设计思路 | 第22-24页 |
·在FPGA 控制下的基于ADC0809 芯片下的数据采集系统设计 | 第24-30页 |
·A/D 转换器ADC0809 简介以及工作原理 | 第24-25页 |
·数据采集系统的设计 | 第25-26页 |
·基于状态机下的ADC0809 控制器模块的设计 | 第26-28页 |
·接口电路的设计 | 第28-29页 |
·电路Verilog HDL 语言的实现与实际电路的测试结果 | 第29-30页 |
第四章 FPGA 高阶FIR 滤波器设计 | 第30-46页 |
·有限长单位脉冲响应(FIR)滤波器的基本结构 | 第30-33页 |
·卷积型(直接型) | 第30-31页 |
·级联型 | 第31-32页 |
·快速卷积结构 | 第32页 |
·线性相位FIR 滤波器结构(对称型结构) | 第32-33页 |
·FIR 滤波器的设计步骤 | 第33-34页 |
·基于FPGA 高阶FIR 数字滤波器的设计 | 第34-41页 |
·FIR 数字低通滤波器系数的计算 | 第35-38页 |
·FIR 数字滤波器性能指标确定 | 第36页 |
·借助于MATLAB 下的FIR 滤波器系数确定 | 第36-38页 |
·FIR 滤波器性能分析 | 第38-41页 |
·FIR 滤波器的幅频响应分析 | 第38页 |
·FIR 滤波器的相频响应分析 | 第38-39页 |
·FIR 滤波器幅频特性与相频特性的比较 | 第39页 |
·FIR 滤波器的群延时分析 | 第39-40页 |
·FIR 滤波器的单位冲激响应分析 | 第40页 |
·FIR 滤波器的零极点分析 | 第40-41页 |
·基于乘累加的多阶 FIR 数字低通滤波器的实现 | 第41-46页 |
·时序控制器模块的设计 | 第42页 |
·系数 ROM 模块的设计 | 第42-43页 |
·FIR 滤波器的编译与综合 | 第43页 |
·编程下载与测试结果 | 第43-46页 |
第五章 自适应滤波器FPGA 实现 | 第46-58页 |
·自适应FIR 数字滤波器 | 第47-52页 |
·自适应滤波器的工作原理以及自适应FIR 数字滤波器的基本结构.. | 第47-48页 |
·利用均方误差最小准则求最佳权系数和最小均方误差 | 第48-50页 |
·求自适应滤波器最佳系数的最陡下降法 | 第50页 |
·最小均方算法的权系数的计算 | 第50-51页 |
·对最小均方算法的权系数计算公式的改进 | 第51-52页 |
·自适应滤波器的FPGA 实现 | 第52-58页 |
·FPGA 自适应滤波器的总体电路 | 第52-53页 |
·基于FPGA 自适应滤波器工作原理 | 第53-54页 |
·FPGA 自适应滤波的编译与综合 | 第54页 |
·自适应滤波器滤波性能测试 | 第54-58页 |
·测试模型 I 以及测试结果 | 第54-56页 |
·测试模型II 以及测试结果 | 第56-58页 |
第六章 结论与展望 | 第58-60页 |
·结论 | 第58页 |
·展望 | 第58-60页 |
注释 | 第60-61页 |
参考文献 | 第61-63页 |
后记 | 第63-64页 |