摘要 | 第1-4页 |
Abstract | 第4-5页 |
目录 | 第5-7页 |
第一章 前言 | 第7-14页 |
·研究背景 | 第7-9页 |
·研究现状 | 第9-11页 |
·论文的主要工作和贡献 | 第11-12页 |
·论文组织结构 | 第12-13页 |
·参考文献 | 第13-14页 |
第二章 射频识别系统的物理基础 | 第14-32页 |
·超高频射频识别系统的物理基础 | 第14-20页 |
·天线 | 第14-15页 |
·电磁场理论 | 第15-17页 |
·超高频射频识别系统的能量传输 | 第17-19页 |
·超高频射频识别系统的信号传输 | 第19-20页 |
·超高频射频识别系统的数据编码和调制方式 | 第20-23页 |
·超高频射频识别系统的抗冲突算法 | 第23-25页 |
·超高频射频识别系统的安全 | 第25-26页 |
·频率分配与现有标准分析 | 第26-29页 |
·小结 | 第29-30页 |
·参考文献 | 第30-32页 |
第三章 超高频射频识别标签系统及性能优化分析 | 第32-51页 |
·超高频射频识别标签系统架构分析 | 第32-43页 |
·标签天线 | 第33-34页 |
·阻抗匹配网络 | 第34-37页 |
·射频前端 | 第37-40页 |
·模拟前端 | 第40-42页 |
·数字基带处理器 | 第42-43页 |
·EEPROM存储器 | 第43页 |
·评估超高频射频识别标签的性能指标 | 第43-48页 |
·阅读距离 | 第43-45页 |
·识别速率 | 第45-47页 |
·识别率 | 第47-48页 |
·小结 | 第48-49页 |
·参考文献 | 第49-51页 |
第四章 应用于超高频标签芯片的亚阈值技术研究 | 第51-71页 |
·CMOS集成电路功耗简介 | 第51-54页 |
·亚阈值电路工作机理 | 第54-58页 |
·晶体管的亚阈值工作区 | 第54-56页 |
·亚阈值电路性能分析 | 第56-58页 |
·亚阈值标准单元库的设计 | 第58-65页 |
·标准单元库的分析 | 第58-60页 |
·基于工艺的亚阈值单元分析 | 第60-61页 |
·亚阈值漏电的影响 | 第61-63页 |
·D触发器电路设计实例 | 第63-65页 |
·亚阈值标准单元库简介 | 第65-68页 |
·小结 | 第68-69页 |
·参考文献 | 第69-71页 |
第五章 标准 CMOS工艺超低功耗 EEPROM研究 | 第71-94页 |
·EEPROM单元简介 | 第71-79页 |
·非挥发性存储器单元工作机理 | 第71-73页 |
·传统 EEPROM单元简介 | 第73-75页 |
·标准 CMOS工艺 EEPROM单元设计 | 第75-79页 |
·EEPROM架构设计 | 第79-80页 |
·EEPROM电路关键模块设计 | 第80-92页 |
·传统电荷泵 | 第80-82页 |
·新型全 PMOS电荷泵 | 第82-89页 |
·敏感放大器设计 | 第89-91页 |
·其他外围电路设计 | 第91-92页 |
·小结 | 第92页 |
·参考文献 | 第92-94页 |
第六章 低功耗超高频标签芯片的设计与测试 | 第94-111页 |
·低功耗亚阈值标签芯片的设计与测试 | 第94-106页 |
·射频/模拟前端电路设计 | 第96-102页 |
·数字基带电路设计 | 第102-103页 |
·版图及测试结果 | 第103-106页 |
·2-K bits低功耗 EEPROM的设计与测试 | 第106-109页 |
·EEPROM电路设计 | 第106-107页 |
·版图及测试结果 | 第107-109页 |
·小结 | 第109-110页 |
·参考文献 | 第110-111页 |
第七章 总结与展望 | 第111-113页 |
·总结 | 第111-112页 |
·展望 | 第112-113页 |
附录 I Library Compiler的使用 | 第113-121页 |
I.1 Library Compiler的简介 | 第113-114页 |
I.2 工艺库建库步骤 | 第114页 |
I.3 ApolloII标准单元库 | 第114-117页 |
I.4 延时模型和延时计算 | 第117-121页 |
附录II EEPROM时序 | 第121-123页 |
致谢 | 第123-124页 |