SOC芯片低功耗设计
| 摘要 | 第1-8页 |
| Abstract | 第8-9页 |
| 插图索引 | 第9-10页 |
| 附表索引 | 第10-11页 |
| 第1章 绪论 | 第11-17页 |
| 1．1 选题背景 | 第11-12页 |
| 1．2 片上系统芯片设计 | 第12-14页 |
| 1．3 ICT_E32芯片总体介绍 | 第14-16页 |
| 1．4 本文框架 | 第16-17页 |
| 第2章 低功耗技术研究 | 第17-26页 |
| 2．1 低功耗技术的研究意义 | 第17-18页 |
| 2．2 低功耗技术研究现状 | 第18-19页 |
| 2．3 CMOS电路功耗分类 | 第19-20页 |
| 2．4 低功耗设计技术 | 第20-24页 |
| 2．4．1 功耗估计 | 第20-21页 |
| 2．4．2 功耗优化 | 第21-24页 |
| 2．5 低功耗技术交叉研究 | 第24-26页 |
| 第3章 SOC功耗模型及优化方法 | 第26-42页 |
| 3．1 动态功耗理论模型 | 第26-29页 |
| 3．1．1 功能跳变 | 第26-27页 |
| 3．1．2 短路电流 | 第27-28页 |
| 3．1．3 竞争冒险 | 第28-29页 |
| 3．2 动态功耗优化方法 | 第29-35页 |
| 3．2．1 电源电压、阈值电压 | 第29-34页 |
| 3．2．2 电路工作频率、跳变率 | 第34-35页 |
| 3．2．3 负载电容 | 第35页 |
| 3．3 静态功耗理论模型 | 第35-39页 |
| 3．3．1 亚阈值漏电流 I_(sub) | 第36-37页 |
| 3．3．2 栅漏电流I_(gate) | 第37-38页 |
| 3．3．3 BTBT漏电流I_(BTBT) | 第38-39页 |
| 3．4 静态功耗优化 | 第39-42页 |
| 3．4．1 工艺控制法 | 第40页 |
| 3．4．2 电源电压控制法 | 第40-41页 |
| 3．4．3 阈值电压控制法 | 第41页 |
| 3．4．4 输入向量控制 | 第41页 |
| 3．4．5 源极反偏法 | 第41-42页 |
| 第4章 低功耗设计实现及结果 | 第42-85页 |
| 4．1 芯片设计 | 第42-44页 |
| 4．2 软硬件协同层次化动态功耗管理 | 第44-47页 |
| 4．3 底层实现方法 | 第47-51页 |
| 4．3．1 门控时钟技术 | 第48-50页 |
| 4．3．2 门控电源技术 | 第50页 |
| 4．3．3 跳频技术 | 第50-51页 |
| 4．4 静态功耗优化方法 | 第51-54页 |
| 4．4．1 “直接观察”法 | 第52页 |
| 4．4．2 “有效分解”法 | 第52-53页 |
| 4．4．3 “操作”法 | 第53页 |
| 4．4．4 “模拟退火”法 | 第53-54页 |
| 4．5 功耗模拟结果 | 第54-58页 |
| 4．5．1 动态功耗模拟结果 | 第54-56页 |
| 4．5．2 静态功耗模拟结果 | 第56-58页 |
| 结论 | 第58-60页 |
| 参考文献 | 第60-64页 |
| 致谢 | 第64-65页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第65-66页 |
| 附录B ICT_E32顶层 Verilog代码 | 第66-85页 |
