中文摘要 | 第1-6页 |
英文摘要 | 第6-7页 |
第一章 引言 | 第7-13页 |
1.1 课题内容 | 第7页 |
1.2 课题背景及意义 | 第7-8页 |
1.3 国际国内研究状况和进展 | 第8-11页 |
1.4 论文工作 | 第11页 |
1.5 重点与难点 | 第11-12页 |
1.6 论文内容安排 | 第12-13页 |
第二章 系统结构概论 | 第13-21页 |
2.1 宽频带放大系统 | 第13-14页 |
2.1.1 放大器顶层逻辑结构 | 第13-14页 |
2.1.2 垂直轴放大器 | 第14页 |
2.1.3 水平轴放大器 | 第14页 |
2.2 1GS/sA-D系统 | 第14-15页 |
2.3 基准时钟系统 | 第15页 |
2.4 1.25 ns刷新速率的突发式存储器系统 | 第15页 |
2.5 100 GS/s等价采样系统 | 第15-16页 |
2.6 水平同步触发逻辑 | 第16页 |
2.7 高速PCI总线传输系统 | 第16-17页 |
2.8 WinDriver物理层链路 | 第17-18页 |
2.9 二维波形数据处理与分析模块 | 第18页 |
2.10 三维波形图像显示模块 | 第18-20页 |
2.11 数据分析模块 | 第20页 |
2.12 噪声抑制模块 | 第20-21页 |
第三章 理论基础 | 第21-34页 |
3.1 终端匹配 | 第21-23页 |
3.1.1 末端匹配 | 第21-22页 |
3.1.2 源匹配 | 第22页 |
3.1.3 中间匹配 | 第22页 |
3.1.4 ECL/PECL终端匹配技术 | 第22-23页 |
3.2 高频测量技术 | 第23-24页 |
3.2.1 示波器探头的上升时间和带宽 | 第23页 |
3.2.2 探头接地环路的自感应 | 第23-24页 |
3.2.3 探头等效负载对电路的影响 | 第24页 |
3.2.4 无源探头VS.有源探头 | 第24页 |
3.3 ECL/PECL电路设计基础 | 第24-32页 |
3.3.1 ECL/PECL概述 | 第24-26页 |
3.3.2 ECL到PECL直流电平转换 | 第26-27页 |
3.3.3 ECL/PECL终端匹配技术 | 第27-32页 |
3.3.4 电源噪声抑制技术 | 第32页 |
3.4 高频时钟分配(ClockDistribution)技术 | 第32-34页 |
第四章 100GS/s等价采样系统设计、仿真、调试 | 第34-50页 |
4.1 等价采样基本原理 | 第34-35页 |
4.2 TIM电路设计、仿真 | 第35-40页 |
4.2.1 TIM电路基本原理 | 第35-36页 |
4.2.2 高频时TIM电路存在的问题 | 第36-38页 |
4.2.3 快放慢充TIM电路设计 | 第38-40页 |
4.2.4 快充慢放TIM电路改进 | 第40页 |
4.3 TIM电路调试 | 第40-46页 |
4.3.1 快放慢充形式电路调试 | 第40-42页 |
4.3.2 快充慢放形式电路调试 | 第42-46页 |
4.4 等价采样触发系统存在的问题与改进 | 第46-50页 |
4.4.1 采用MAC计数器时钟 | 第47-48页 |
4.4.2 增加一个计数器 | 第48-50页 |
第五章 PCI接口系统改进 | 第50-63页 |
5.1 概述 | 第50-51页 |
5.2 DMA操作改进 | 第51-54页 |
5.3 改变PCI9054参考时钟 | 第54页 |
5.4 多次DMA传输问题 | 第54-56页 |
5.5 DMA线程 | 第56-57页 |
5.6 中断(Interrupt)解决方案 | 第57-62页 |
5.6.1 PCI9054中断概述 | 第57-58页 |
5.6.2 中断处理 | 第58-62页 |
5.7 EEPROM设置 | 第62-63页 |
第六章 系统整体调试 | 第63-72页 |
6.1 系统电源解决方案 | 第63页 |
6.2 PCI接口系统调试 | 第63-65页 |
6.3 MC12439调试 | 第65-66页 |
6.4 SPT7760调试 | 第66页 |
6.5 SRAMK7D801871B调试 | 第66-68页 |
6.6 TIM电路调试 | 第68-72页 |
第七章 结论和建议 | 第72-73页 |
7.1 结论 | 第72页 |
7.2 建议 | 第72-73页 |
参考文献 | 第73-75页 |
致谢 | 第75-76页 |
附录1 EEPROM配置信息 | 第76-77页 |
个人简历、研究成果及发表的学术论文 | 第77页 |