高速总线的数据接口设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·目的和意义 | 第7-9页 |
| ·1553概述 | 第7页 |
| ·1553B总线的特点 | 第7-8页 |
| ·1553B总线消息传输机制 | 第8-9页 |
| ·高速数据总线的国内外发展状况 | 第9页 |
| ·研究内容及章节安排 | 第9-11页 |
| 第二章 高速数据总线基本原理 | 第11-19页 |
| ·高速总线系统结构 | 第11-13页 |
| ·高速总线接口卡层次结构 | 第13-16页 |
| ·高速总线和1553总线的区别 | 第16-19页 |
| 第三章 介质访问控制子层设计 | 第19-31页 |
| ·介质访问控制子层常用传输协议 | 第19页 |
| ·基于令牌的高速总线基本原理 | 第19-21页 |
| ·令牌环网起源 | 第19-20页 |
| ·令牌环网的工作原理 | 第20-21页 |
| ·总线控制下的令牌预约设计 | 第21-23页 |
| ·总线控制下的令牌预约工作过程 | 第21-22页 |
| ·TDM的方式的时延情况分析 | 第22-23页 |
| ·总线控制下的令牌帧结构设计 | 第23-29页 |
| ·令牌通信的过程 | 第25页 |
| ·主机端和客户端的令牌通信算法 | 第25-29页 |
| ·令牌通信网的故障处理算法 | 第29页 |
| ·本章小结 | 第29-31页 |
| 第四章 逻辑链路控制子层设计 | 第31-39页 |
| ·逻辑链路控制子层简介 | 第31页 |
| ·高速通信接口卡的 LLC层帧结构设计 | 第31-33页 |
| ·数据链路控制的工作过程 | 第33-35页 |
| ·CRC校验及其算法实现 | 第35-38页 |
| ·CRC校验的原理 | 第35-36页 |
| ·CRC算法的实现 | 第36-38页 |
| ·本章小结 | 第38-39页 |
| 第五章 数据链路层ARQ协议 | 第39-53页 |
| ·ARQ简介 | 第39-41页 |
| ·ARQ的一般原理及分类 | 第39页 |
| ·停止等待式ARQ | 第39-40页 |
| ·选择式ARQ | 第40-41页 |
| ·返回N式ARQ | 第41-48页 |
| ·返回N式ARQ的基本特点 | 第41-42页 |
| ·返回N式ARQ最优滑动窗口宽度设计 | 第42-44页 |
| ·返回N-ARQ算法 | 第44-45页 |
| ·停等式ARQ和返回N式ARQ性能分析 | 第45-48页 |
| ·基于信道估计的混合ARQ方案 | 第48-52页 |
| ·混合式ARQ(Hybrid-ARQ) | 第48页 |
| ·基于信道估计的混合式ARQ方案 | 第48-50页 |
| ·三种ARQ的仿真结果分析 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第六章 DSP硬件平台及软件介绍 | 第53-63页 |
| ·系统的硬件平台 | 第53-54页 |
| ·DSP模块 | 第54-59页 |
| ·CPLD模块 | 第59-61页 |
| ·CPLD模块的逻辑功能描述 | 第59页 |
| ·CPLD逻辑模块的编程实体模型 | 第59-60页 |
| ·CPLD的使能信号产生 | 第60-61页 |
| ·软件部分 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第七章 总结与展望 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 攻读硕士学位期间的研究成果 | 第69页 |
