| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第8-11页 |
| 1.1 流量计量的意义 | 第8-9页 |
| 1.2 无磁计量的发展现状 | 第9页 |
| 1.3 课题介绍及研究重点 | 第9-10页 |
| 1.4 论文结构 | 第10-11页 |
| 第二章 SoC 芯片的系统架构设计 | 第11-25页 |
| 2.1 无磁计量技术原理简介 | 第11-12页 |
| 2.2 SoC 芯片的系统架构设计 | 第12-13页 |
| 2.3 SoC 芯片的性能指标 | 第13-14页 |
| 2.4 SoC 芯片的封装 | 第14-15页 |
| 2.5 SoC 芯片主要子模块简介 | 第15-25页 |
| 2.5.1 32K 低频起振电路 | 第15-16页 |
| 2.5.2 激励产生电路 | 第16-17页 |
| 2.5.3 迟滞比较器 | 第17-18页 |
| 2.5.4 算法单元 | 第18页 |
| 2.5.5 10 位低功耗SAR 模数转换器 | 第18-19页 |
| 2.5.6 存储单元 | 第19-21页 |
| 2.5.7 通讯接口 | 第21-22页 |
| 2.5.8 微控制器单元 | 第22-25页 |
| 第三章 数字电路的RTL 设计 | 第25-44页 |
| 3.1 数字系统架构设计 | 第25页 |
| 3.2 微控制器模块设计 | 第25-28页 |
| 3.3 通信接口控制模块 | 第28-39页 |
| 3.3.1 I~2C 总线 | 第28-34页 |
| 3.3.2 UART 总线 | 第34-39页 |
| 3.4 无磁数字模块 | 第39-42页 |
| 3.4.1 无磁整体时序 | 第39页 |
| 3.4.2 无磁计量算法 | 第39页 |
| 3.4.3 无磁寄存器定义 | 第39-40页 |
| 3.4.4 无磁数字模块RTL 实现及仿真 | 第40-42页 |
| 3.5 模拟控制模块 | 第42-44页 |
| 3.5.1 采样时序 | 第42页 |
| 3.5.2 数据读出时序 | 第42-43页 |
| 3.5.3 仿真 | 第43-44页 |
| 第四章 数字电路的综合及布局布线 | 第44-67页 |
| 4.1 SRAM IP 的产生 | 第44-46页 |
| 4.2 RTL 设计的综合 | 第46-51页 |
| 4.2.1 指定库文件 | 第46-47页 |
| 4.2.2 读入设计 | 第47页 |
| 4.2.3 定义工作环境 | 第47-49页 |
| 4.2.4 设置约束条件 | 第49页 |
| 4.2.5 输出相关数据 | 第49-50页 |
| 4.2.6 综合结果 | 第50-51页 |
| 4.3 形式验证 | 第51-52页 |
| 4.3.1 设置Reference Design | 第51页 |
| 4.3.2 设置Implementation Design | 第51页 |
| 4.3.3 验证 | 第51-52页 |
| 4.4 数字电路的布局布线 | 第52-65页 |
| 4.4.1 数据准备 | 第53-57页 |
| 4.4.2 布局规划 | 第57-61页 |
| 4.4.3 布局及其优化 | 第61页 |
| 4.4.4 插入时钟树 | 第61-62页 |
| 4.4.5 布线 | 第62-63页 |
| 4.4.6 生产预设计 | 第63-64页 |
| 4.4.7 文件输出 | 第64-65页 |
| 4.5 后仿 | 第65-67页 |
| 4.5.1 MCU仿真 | 第65页 |
| 4.5.2 I~2C仿真 | 第65-66页 |
| 4.5.3 无磁仿真 | 第66-67页 |
| 第五章 SoC 芯片数字模块测试方案及结果分析 | 第67-74页 |
| 5.1 微控制器模块测试 | 第67-71页 |
| 5.1.1 微控制器模块的测试方案的设计 | 第67-69页 |
| 5.1.2 微控制器的测试结果分析 | 第69-71页 |
| 5.2 无磁模块测试 | 第71-74页 |
| 5.2.1 无磁模块测试方案 | 第71-72页 |
| 5.2.2 无磁模块测试结果分析 | 第72-74页 |
| 第六章 总结 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 发表论文和参加科研情况说明 | 第77-78页 |
| 致谢 | 第78页 |