GS/s高精度流水线A/D转换器关键技术研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-22页 |
| 1.1 论文的研究意义 | 第18-20页 |
| 1.2 论文的主要内容和创新点 | 第20-21页 |
| 1.3 论文的组织结构 | 第21-22页 |
| 第二章 流水线ADC的基本原理 | 第22-30页 |
| 2.1 工作原理 | 第22-23页 |
| 2.2 1.5位冗余校正算法 | 第23-26页 |
| 2.3 性能指标 | 第26-28页 |
| 2.3.1 静态性能指标 | 第26-27页 |
| 2.3.2 动态性能指标 | 第27-28页 |
| 2.4 小结 | 第28-30页 |
| 第三章 GS/s高精度流水线ADC关键技术分析 | 第30-56页 |
| 3.1 SHA-LESS结构 | 第30-32页 |
| 3.2 系统噪声分析 | 第32-37页 |
| 3.2.1 量化噪声 | 第32-33页 |
| 3.2.2 热噪声 | 第33-36页 |
| 3.2.3 噪声分配 | 第36-37页 |
| 3.3 关键模块分析 | 第37-42页 |
| 3.3.1 输入缓冲器(Buffer) | 第37-39页 |
| 3.3.2 MDAC | 第39-40页 |
| 3.3.3 Sub-ADC | 第40-42页 |
| 3.4 非理想效应 | 第42-54页 |
| 3.4.1 电容失配和回踢 | 第42-45页 |
| 3.4.2 采样网络的非线性 | 第45-47页 |
| 3.4.3 运放的增益误差和建立误差 | 第47-51页 |
| 3.4.4 比较器失调 | 第51-53页 |
| 3.4.5 时钟抖动(jitter) | 第53-54页 |
| 3.5 双电源域 | 第54-55页 |
| 3.6 小结 | 第55-56页 |
| 第四章 14位 1GS/s流水线ADC | 第56-86页 |
| 4.1 系统方案 | 第56-60页 |
| 4.2 第一级MDAC | 第60-63页 |
| 4.3 运算放大器 | 第63-75页 |
| 4.3.1 运算放大器指标确定 | 第64-66页 |
| 4.3.2 两种增益提高技术 | 第66-71页 |
| 4.3.3 运算放大器电路 | 第71-75页 |
| 4.4 比较器 | 第75-77页 |
| 4.5 时钟电路 | 第77-80页 |
| 4.6 整体ADC仿真与验证 | 第80-81页 |
| 4.7 芯片测试结果分析 | 第81-83页 |
| 4.8 小结 | 第83-86页 |
| 第五章 总结与展望 | 第86-88页 |
| 5.1 论文总结 | 第86页 |
| 5.2 工作展望 | 第86-88页 |
| 参考文献 | 第88-92页 |
| 致谢 | 第92-94页 |
| 作者简介 | 第94-95页 |
