致谢 | 第5-6页 |
摘要 | 第6-8页 |
Abstract | 第8-9页 |
缩略词表 | 第10-16页 |
1. 绪论 | 第16-38页 |
1.1 课题背景及意义 | 第16-17页 |
1.2 静电放电的测试标准和方法 | 第17-29页 |
1.2.1 静电放电的测试标准 | 第17-20页 |
1.2.2 测试方法和测试仪器 | 第20-26页 |
1.2.3 传输线脉冲(TLP)测试 | 第26-27页 |
1.2.4 ESD设计窗口 | 第27-29页 |
1.3 集成电路的ESD防护方法 | 第29-33页 |
1.3.1 集成电路的ESD防护网络 | 第29-30页 |
1.3.2 集成电路的ESD防护器件 | 第30-32页 |
1.3.3 ESD器件的仿真 | 第32-33页 |
1.4 集成电路的ESD防护研究现状 | 第33-35页 |
1.5 本文的主要工作和组织架构 | 第35-38页 |
1.5.1 论文的研究方法和技术路线 | 第35-36页 |
1.5.2 论文主要内容 | 第36-38页 |
2. 纳米集成电路的ESD防护设计研究 | 第38-74页 |
2.1 纳米集成电路ESD防护发展概述 | 第38-39页 |
2.2 纳米集成电路ESD可靠性和设计窗口 | 第39-46页 |
2.2.1 MOS栅氧瞬态击穿电压评估 | 第40-44页 |
2.2.2 MOS栅氧失效分析 | 第44-46页 |
2.2.3 65nm ESD设计窗口 | 第46页 |
2.3 基于二极管的ESD防护结构 | 第46-50页 |
2.4 基于MOS管的ESD防护结构 | 第50-58页 |
2.4.1 GGNMOS工作原理和特性 | 第50-53页 |
2.4.2 衬底注入辅助触发技术 | 第53-56页 |
2.4.3 衬底电阻调制技术 | 第56-58页 |
2.5 基于晶闸管(SCR)的ESD防护结构 | 第58-72页 |
2.5.1 SCR的工作原理 | 第59-63页 |
2.5.2 改进型低触发电压SCR设计研究 | 第63-68页 |
2.5.3 MOS触发的SCR防护结构研究 | 第68-72页 |
2.6 本章小结 | 第72-74页 |
3 射频集成电路ESD设计及其应用实现 | 第74-106页 |
3.1 射频芯片ESD防护发展概述 | 第74-76页 |
3.2 射频ESD防护器件研究 | 第76-88页 |
3.2.1 射频电路ESD防护评估方法 | 第76-80页 |
3.2.2 传统ESD器件性能和寄生电容综合比较 | 第80-82页 |
3.2.3 改进型二极管串的ESD防护结构研究 | 第82-88页 |
3.3 超宽带低噪声放大器及其ESD防护设计 | 第88-103页 |
3.3.1 UWB LNA拓扑结构设计 | 第88-91页 |
3.3.2 UWB LNA电路仿真结果 | 第91-94页 |
3.3.3 LNA ESD防护设计 | 第94-95页 |
3.3.4 UWB LNA版图设计与实现 | 第95-97页 |
3.3.5 UWB LNA流片测试结果和性能比较 | 第97-103页 |
3.4 本章小结 | 第103-106页 |
4 高压功率集成电路ESD设计及其应用实现 | 第106-136页 |
4.1 高压功率集成电路ESD设计概述 | 第106-108页 |
4.2 BCD工艺下ESD防护方案研究 | 第108-117页 |
4.2.1 BCD工艺下低压GGNMOS防护方案研究 | 第108-113页 |
4.2.2 BCD工艺下高压LDMOS ESD特性研究 | 第113-117页 |
4.3 SOI工艺高压功率集成电路ESD防护设计 | 第117-135页 |
4.3.1 PDP行驱动芯片概况 | 第118-119页 |
4.3.2 5V低压电路ESD防护设计 | 第119-122页 |
4.3.3 高压LIGBT的ESD特性研究 | 第122-126页 |
4.3.4 LIGBT触发电压步进效应 | 第126-130页 |
4.3.5 160V高压电路ESD防护设计 | 第130-131页 |
4.3.6 PDP行驱动芯片流片测试结果 | 第131-135页 |
4.4 本章小结 | 第135-136页 |
5. 总结与展望 | 第136-139页 |
5.1 总结 | 第136-137页 |
5.2 展望 | 第137-139页 |
参考文献 | 第139-150页 |
作者简历及在学期间所取得的科研成果 | 第150-152页 |
作者简历 | 第150页 |
参加的科研项目 | 第150页 |
作为第一作者发表的文章 | 第150-151页 |
作为第一发明人获得授权的发明专利 | 第151-152页 |