| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-18页 |
| 第一章 绪论 | 第18-26页 |
| 1.1 研究背景及意义 | 第18-19页 |
| 1.2 研究现状 | 第19-23页 |
| 1.3 研究内容 | 第23页 |
| 1.4 本文章节安排 | 第23-24页 |
| 1.5 本章小结 | 第24-26页 |
| 第二章 C6678嵌入式多核处理器及调度模型简介 | 第26-46页 |
| 2.1 嵌入式多核处理器 | 第26-27页 |
| 2.2 TI KeyStone I多核处理器 | 第27-37页 |
| 2.2.1 TMS320C6678 DSP | 第28-31页 |
| 2.2.2 Multicore Navigator | 第31-35页 |
| 2.2.3 SYS/BIOS | 第35-37页 |
| 2.3 调度模型 | 第37-44页 |
| 2.3.1 调度模式的分类 | 第37-38页 |
| 2.3.2 多核调度模型 | 第38-40页 |
| 2.3.3 基于SYS/BIOS的调度模型 | 第40-44页 |
| 2.4 本章小结 | 第44-46页 |
| 第三章 基于C6678的串并行模型及核间通信的设计 | 第46-66页 |
| 3.1 并行模型和多核通信方式 | 第46-50页 |
| 3.1.1 并行模型设计 | 第46-48页 |
| 3.1.2 多核通信设计 | 第48-50页 |
| 3.2 串并行模型设计 | 第50-57页 |
| 3.2.1 细粒度的事件调度模型 | 第50-53页 |
| 3.2.2 串并行模型架构 | 第53-56页 |
| 3.2.3 事件间通信 | 第56-57页 |
| 3.3 核间通信MCAPI设计 | 第57-64页 |
| 3.3.1 概念定义 | 第58-59页 |
| 3.3.2 通信方式 | 第59-60页 |
| 3.3.3 功能模块 | 第60-64页 |
| 3.3.4 阻塞与非阻塞操作 | 第64页 |
| 3.3.5 零拷贝 | 第64页 |
| 3.4 本章小结 | 第64-66页 |
| 第四章 基于C6678的串并行模型及核间通信的实现 | 第66-82页 |
| 4.1 串并行模型 | 第66-73页 |
| 4.1.1 模型接口 | 第66-67页 |
| 4.1.2 调用流程 | 第67-69页 |
| 4.1.3 通信与同步 | 第69-70页 |
| 4.1.4 串并行模型调度机制 | 第70-72页 |
| 4.1.5 负载平衡 | 第72-73页 |
| 4.2 核间通信MCAPI | 第73-80页 |
| 4.2.1 拓扑结构 | 第73页 |
| 4.2.2 基于MessageQ的实现 | 第73-78页 |
| 4.2.3 基于Multicore Navigator的实现 | 第78-80页 |
| 4.3 本章小结 | 第80-82页 |
| 第五章 实验结果及分析 | 第82-96页 |
| 5.1 实验环境 | 第82-84页 |
| 5.1.1 测试环境说明 | 第82-83页 |
| 5.1.2 软件开发环境 | 第83页 |
| 5.1.3 测试API | 第83-84页 |
| 5.2 串并行模型测试与分析 | 第84-90页 |
| 5.2.1 功能测试 | 第84-87页 |
| 5.2.2 性能测试 | 第87-89页 |
| 5.2.3 测试分析 | 第89-90页 |
| 5.3 MCAPI实现测试与分析 | 第90-95页 |
| 5.3.1 功能测试 | 第90-91页 |
| 5.3.2 性能测试 | 第91-94页 |
| 5.3.3 测试分析 | 第94-95页 |
| 5.4 本章小结 | 第95-96页 |
| 第六章 总结与展望 | 第96-98页 |
| 6.1 总结 | 第96页 |
| 6.2 展望 | 第96-98页 |
| 参考文献 | 第98-102页 |
| 致谢 | 第102-104页 |
| 作者简介 | 第104-105页 |
