| 摘要 | 第1-5页 |
| ABSTRACT | 第5-14页 |
| 第一章 绪论 | 第14-21页 |
| ·课题来源 | 第14页 |
| ·课题的研究背景及其意义 | 第14-15页 |
| ·线缆测试方法简介 | 第15-17页 |
| ·恒流源法测电阻 | 第15-16页 |
| ·比例法测电阻 | 第16-17页 |
| ·自动测试系统简介 | 第17-18页 |
| ·课题概述 | 第18-19页 |
| ·课题研究的主要内容 | 第18-19页 |
| ·拟解决的关键问题 | 第19页 |
| ·系统技术指标 | 第19页 |
| ·论文结构 | 第19-21页 |
| 第二章 电缆振动筛选系统总体设计 | 第21-34页 |
| ·虚拟仪器技术简介 | 第21-23页 |
| ·虚拟仪器的系统结构 | 第21-22页 |
| ·虚拟仪器的特点 | 第22-23页 |
| ·CPLD/FPGA 数字系统设计技术简介 | 第23-25页 |
| ·硬件描述语言和软件语言的区别 | 第23-24页 |
| ·CPLD/FPGA 设计与验证流程 | 第24-25页 |
| ·系统硬件方案 | 第25-31页 |
| ·系统硬件总体结构 | 第25-26页 |
| ·标准板卡的选型 | 第26页 |
| ·振动夹具 | 第26-28页 |
| ·底板方案设计 | 第28页 |
| ·瞬断瞬通检测电路板方案设计 | 第28-31页 |
| ·系统软件方案 | 第31-33页 |
| ·软件设计要求 | 第31-32页 |
| ·软件平台的选择 | 第32页 |
| ·软件总体结构及流程 | 第32-33页 |
| ·小结 | 第33-34页 |
| 第三章 系统硬件设计 | 第34-48页 |
| ·底板硬件设计 | 第34-39页 |
| ·电源接口、上位机与各硬件通信接口 | 第34-35页 |
| ·继电器及其驱动电路 | 第35-36页 |
| ·DA 输出电压变换电路 | 第36-37页 |
| ·逻辑电平转换电路设计 | 第37-39页 |
| ·电阻-电压转换电路硬件设计 | 第39-41页 |
| ·瞬断瞬通检测电路硬件设计 | 第41-48页 |
| ·电源和时钟 | 第42-43页 |
| ·FPGA 配置电路 | 第43-45页 |
| ·比较器网络电路的设计 | 第45页 |
| ·模拟开关网络电路的设计 | 第45-48页 |
| 第四章 FPGA 内部模块设计 | 第48-61页 |
| ·基于 Verilog HDL 语言的 FPGA 开发 | 第48页 |
| ·FPGA 内部模块介绍 | 第48-50页 |
| ·数据总线控制器的设计 | 第50-52页 |
| ·异步时钟域数据同步化操作 | 第52-53页 |
| ·瞬断瞬通判决模块 | 第53-54页 |
| ·首次瞬断瞬通时间记录模块 | 第54-55页 |
| ·FPGA 内部其他各功能模块的设计 | 第55-61页 |
| ·参数设置模块 | 第55-57页 |
| ·瞬断瞬通次数记录模块 | 第57-58页 |
| ·中断时间延长模块 | 第58-59页 |
| ·五分钟计时模块 | 第59-61页 |
| 第五章 系统软件设计 | 第61-68页 |
| ·系统软件总体设计 | 第61页 |
| ·功能模块软件设计 | 第61-68页 |
| ·数据读写模块的设计 | 第62-64页 |
| ·系统自检模块的设计 | 第64页 |
| ·瞬断瞬通测试模块的设计 | 第64-66页 |
| ·校准功能模块的设计 | 第66页 |
| ·设备动态门限 | 第66-68页 |
| 第六章 系统调试 | 第68-74页 |
| ·系统硬件调试 | 第68-70页 |
| ·电源模块调试 | 第68页 |
| ·底板调试 | 第68-69页 |
| ·瞬断瞬通检测电路板的调试 | 第69-70页 |
| ·系统软件调试 | 第70-71页 |
| ·系统软硬件联合调试 | 第71页 |
| ·测试结果分析 | 第71-73页 |
| ·小结 | 第73-74页 |
| 第七章 总结与展望 | 第74-76页 |
| ·主要工作总结 | 第74页 |
| ·对后期工作的展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-79页 |
| 在学期间的研究成果及发表的学术论文 | 第79页 |