| 目录 | 第1-5页 |
| 英文缩写说明 | 第5-6页 |
| 图表索引 | 第6-8页 |
| 摘要 | 第8-9页 |
| Abstract | 第9-10页 |
| 第一章 引言 | 第10-14页 |
| ·数字通信系统 | 第10-11页 |
| ·信道编解码技术中的线性分组码 | 第11页 |
| ·LDPC码的发展 | 第11-12页 |
| ·论文研究内容和结构安排 | 第12-14页 |
| 第二章 LDPC码概述 | 第14-22页 |
| ·LDPC码的定义 | 第14页 |
| ·LDPC码的图形描述 | 第14-15页 |
| ·LDPC码的分类 | 第15-17页 |
| ·规则LDPC码和非规则LDPC码 | 第15-16页 |
| ·二元域LDPC码和多元域LDPC码 | 第16页 |
| ·伪随机型LDPC码和准循环型LDPC码 | 第16-17页 |
| ·主要参数 | 第17-19页 |
| ·最小汉明距离 | 第17页 |
| ·行重和列重的分布 | 第17-18页 |
| ·最小环路 | 第18-19页 |
| ·LDPC码的构造方式 | 第19-21页 |
| ·PEG构造法 | 第19-20页 |
| ·基于欧几里德几何学构造法 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 LDPC码的译码算法 | 第22-37页 |
| ·硬判决译码算法 | 第22-23页 |
| ·比特翻转译码算法 | 第22-23页 |
| ·加权比特翻转译码算法 | 第23页 |
| ·软判决译码算法 | 第23-27页 |
| ·概率域上的BP译码算法 | 第24页 |
| ·对数域上的BP译码算法 | 第24-26页 |
| ·最小和算法 | 第26页 |
| ·归一化最小和(Normalized Min-Sum)算法 | 第26-27页 |
| ·两相信息传递译码和单相信息传递译码 | 第27-30页 |
| ·两相信息传递译码算法 | 第27-29页 |
| ·单相信息传递译码算法 | 第29-30页 |
| ·地址冲突问题解决算法 | 第30-35页 |
| ·带地址冲突校正因子的单相信息传递最小和算法 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 低复杂度的多模LDPC译码器ASIC实现 | 第37-54页 |
| ·DVB-S2标准中LDPC码简介 | 第37-39页 |
| ·LDPC译码器结构 | 第39-50页 |
| ·支持多模式的控制单元 | 第40-43页 |
| ·节点计算单元及其分时复用方案 | 第43-45页 |
| ·地址冲突处理单元的复用方案 | 第45-47页 |
| ·位置索引的存储优化 | 第47-48页 |
| ·符号存储优化 | 第48-49页 |
| ·外信息存储 | 第49-50页 |
| ·本征信息和后验概率信息的存储 | 第50页 |
| ·LDPC译码器的实现结果 | 第50-54页 |
| ·定点化仿真结果 | 第50-51页 |
| ·FPGA验证 | 第51-52页 |
| ·ASIC综合结果 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 基于多核处理器平台的LDPC译码实现 | 第54-73页 |
| ·多核处理器平台介绍 | 第54-55页 |
| ·LDPC码译码算法的划分 | 第55-64页 |
| ·译码算法的初始划分 | 第56页 |
| ·节点更新任务的信息通信量分析及其细粒度划分 | 第56-59页 |
| ·节点更新任务的并行性分析及其组合 | 第59-60页 |
| ·划分后各任务的任务量分析 | 第60-64页 |
| ·译码算法划分结果 | 第64页 |
| ·LDPC译码算法的映射 | 第64-67页 |
| ·性能优化 | 第67-70页 |
| ·接收信息的判断机制的优化 | 第67-69页 |
| ·利用SIMD加强数据级并行 | 第69-70页 |
| ·实现结果 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| ·工作总结 | 第73页 |
| ·工作展望 | 第73-75页 |
| 参考文献 | 第75-78页 |
| 硕士学习期间录用和发表的学术论文 | 第78-79页 |
| 致谢 | 第79-80页 |