基于LDPC的CPM串行级联系统
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第6-14页 |
| ·数字通信系统及其结构 | 第6-7页 |
| ·数字通信系统中的信道编码技术 | 第7-10页 |
| ·数字通信系统中的调制技术 | 第10-11页 |
| ·基于LDPC的CPM串行级联系统 | 第11-13页 |
| ·本文的主要研究工作和内容安排 | 第13-14页 |
| 第二章 LDPC码的编码和译码原理 | 第14-31页 |
| ·LDPC码概述及其Tanner图表示 | 第14-16页 |
| ·LDPC码校验矩阵的构造方法 | 第16-23页 |
| ·Tanner图中的环与LDPC码性能的关系 | 第16-17页 |
| ·LDPC码的随机构造 | 第17-19页 |
| ·LDPC码的结构化构造 | 第19-23页 |
| ·LDPC码的编码方法 | 第23-24页 |
| ·LDPC码的译码方法 | 第24-30页 |
| ·比特翻转算法(BF) | 第24页 |
| ·加权比特翻转算法(WBF) | 第24-26页 |
| ·置信传播算法(BP)及其简化算法 | 第26-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 CPM调制与解调 | 第31-43页 |
| ·CPM的概念 | 第31-32页 |
| ·CPM的相位状态及分解模型 | 第32-38页 |
| ·CPM的一般相位状态表示 | 第32-34页 |
| ·CPM的倾斜相位状态表示 | 第34-35页 |
| ·CPM的分解模型 | 第35-38页 |
| ·CPM信号的检测 | 第38-42页 |
| ·最大似然序列检测器 | 第38-40页 |
| ·CPM的最大似然解调与检测 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 基于LDPC的CPM串行级联系统 | 第43-56页 |
| ·基于LDPC的CPM串行级联系统的提出 | 第43-45页 |
| ·MAP译码算法 | 第45-48页 |
| ·基于LDPC的CPM串行级联系统的性能研究 | 第48-55页 |
| ·码长与系统性能的关系 | 第48-50页 |
| ·迭代次数对级联系统性能的影响 | 第50-51页 |
| ·迭代方式的影响与选择 | 第51-52页 |
| ·交织器对系统性能的影响与分析 | 第52-55页 |
| ·外码码率对级联系统性能的影响 | 第55页 |
| ·本章小结 | 第55-56页 |
| 第五章 级联系统的硬件实现 | 第56-67页 |
| ·LDPC编码器的实现 | 第56-60页 |
| ·LDPC编码器的总体架构 | 第56-58页 |
| ·矩阵乘法器的实现 | 第58-59页 |
| ·T~(-1)乘法器的简化 | 第59-60页 |
| ·LDPC译码器的实现 | 第60-66页 |
| ·LDPC译码器的总体架构 | 第60-63页 |
| ·存储阵列的结构 | 第63-64页 |
| ·地址控制单元的结构 | 第64-65页 |
| ·校验节点与变量节点处理单元结构 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 总结和展望 | 第67-69页 |
| ·论文总结 | 第67页 |
| ·今后的研究展望 | 第67-69页 |
| 参考文献 | 第69-72页 |
| 致谢 | 第72-73页 |
