万兆以太网系统通用成帧器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 缩略语 | 第6-7页 |
| 引言 | 第7-8页 |
| 第一章 绪论 | 第8-16页 |
| ·桥接技术介绍 | 第8-10页 |
| ·通用成帧规程应用背景 | 第10-11页 |
| ·万兆以太网介绍 | 第11-13页 |
| ·同步数字传输网介绍 | 第13-15页 |
| ·论文研究意义 | 第15-16页 |
| 第二章 技术基础 | 第16-21页 |
| ·通用成帧规程介绍 | 第16页 |
| ·通用成帧规程分类 | 第16页 |
| ·通用成帧规程帧格式 | 第16-20页 |
| ·封装解封装 | 第20-21页 |
| 第三章 系统设计 | 第21-25页 |
| ·设计流程 | 第21-23页 |
| ·通用成帧器总体设计 | 第23-25页 |
| 第四章 详细设计 | 第25-55页 |
| ·时钟模块设计 | 第25-27页 |
| ·CPU接口模块设计 | 第27-29页 |
| ·XGMII接口模块设计 | 第29-34页 |
| ·发送模块设计 | 第33页 |
| ·接收模块设计 | 第33-34页 |
| ·帧接收处理模块设计 | 第34-38页 |
| ·成帧模块设计 | 第38-44页 |
| ·加扰模块设计 | 第44-47页 |
| ·定帧模块设计 | 第47-51页 |
| ·解扰模块设计 | 第51-54页 |
| ·帧发送处理模块设计 | 第54-55页 |
| 第五章 系统验证 | 第55-64页 |
| ·仿真系统设计 | 第55-60页 |
| ·激励设计 | 第56-57页 |
| ·BFM设计 | 第57-58页 |
| ·时钟设计 | 第58-59页 |
| ·比较器设计 | 第59-60页 |
| ·仿真报告 | 第60-64页 |
| ·XGMII接口波形 | 第60页 |
| ·PLL锁定信号 | 第60-61页 |
| ·XGMII内部数据接口 | 第61页 |
| ·大小端调整 | 第61页 |
| ·帧头模式检测 | 第61-62页 |
| ·SRAM控制信号 | 第62页 |
| ·FIFO控制信号 | 第62页 |
| ·CRC-32计算逻辑 | 第62-63页 |
| ·CRC-16计算逻辑 | 第63页 |
| ·扰码计算逻辑 | 第63-64页 |
| 结束语 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
