| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 引言 | 第7-10页 |
| ·课题背景及意义 | 第7页 |
| ·国内外发展情况 | 第7-8页 |
| ·课题研究主要内容 | 第8-9页 |
| ·论文组织结构 | 第9-10页 |
| 2 硬件实现平台 | 第10-12页 |
| ·硬件芯片选用 | 第10-11页 |
| ·设计和验证平台 | 第11页 |
| ·小结 | 第11-12页 |
| 3 RS码编码器的实现 | 第12-22页 |
| ·纠错码 | 第12-13页 |
| ·系统信道编码方案 | 第13页 |
| ·RS编码原理 | 第13-17页 |
| ·RS码理论基础 | 第13-16页 |
| ·生成多项式 | 第16页 |
| ·本原多项式 | 第16-17页 |
| ·RS编码硬件实现 | 第17-20页 |
| ·有限域中乘法运算 | 第18-20页 |
| ·码率匹配 | 第20页 |
| ·编码器实现与结果仿真 | 第20-21页 |
| ·小结 | 第21-22页 |
| 4 RS译码原理 | 第22-30页 |
| ·译码原理 | 第22-23页 |
| ·解关键方程的常用算法 | 第23-26页 |
| ·Berlekamp-Massey算法 | 第23-24页 |
| ·无求逆运算的Berlekamp-Massey算法 | 第24-25页 |
| ·无求逆运算的Berlekamp-Massey算法 | 第25页 |
| ·RiBM算法 | 第25-26页 |
| ·钱搜索通用算法 | 第26-27页 |
| ·错误值的纠正 | 第27-28页 |
| ·小结 | 第28-30页 |
| 5 译码器的硬件实现 | 第30-44页 |
| ·伴随式计算过程的实现 | 第30-31页 |
| ·伴随式计算的实现结构 | 第30页 |
| ·伴随式计算时序图 | 第30-31页 |
| ·伴随式计算中的信号及控制逻辑 | 第31页 |
| ·伴随式计算中的乘法器 | 第31页 |
| ·解关键方程 | 第31-34页 |
| ·解关键方程的实现 | 第31-34页 |
| ·解关键方程的时序及控制 | 第34页 |
| ·钱搜索模块的结构 | 第34-36页 |
| ·钱搜索模块的实现方法 | 第34-35页 |
| ·伽罗华域中除法器的实现 | 第35页 |
| ·钱搜索模块的时序与控制 | 第35-36页 |
| ·译码器的硬件结构图 | 第36-37页 |
| ·接口电路的设计 | 第37-39页 |
| ·译码仿真结果 | 第39-40页 |
| ·译码器的性能分析 | 第40-43页 |
| ·译码器所占资源与工作频率 | 第40页 |
| ·译码器工作模式 | 第40-41页 |
| ·译码器纠错性能 | 第41-43页 |
| ·小结 | 第43-44页 |
| 6 软判决译码的原理与实现 | 第44-52页 |
| ·基本概念 | 第44页 |
| ·译码原理与方法 | 第44-47页 |
| ·APP译码算法 | 第45页 |
| ·WED译码算法 | 第45页 |
| ·GMD译码算法 | 第45-46页 |
| ·Chase译码算法 | 第46-47页 |
| ·RS软判决译码的实现 | 第47-50页 |
| ·码型与算法的选择 | 第47页 |
| ·译码器实现原理 | 第47-48页 |
| ·译码器的实现 | 第48-49页 |
| ·译码器的仿真与性能分析 | 第49-50页 |
| ·小结 | 第50-52页 |
| 结论 | 第52-53页 |
| 致谢 | 第53-54页 |
| 参考文献 | 第54-56页 |