混合SoC中数字下变频的设计及其后端实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-13页 |
| ·混合SoC技术 | 第8-10页 |
| ·数字下变频技术 | 第10-12页 |
| ·软件无线电 | 第10-11页 |
| ·数字下变频 | 第11-12页 |
| ·课题来源与论文主要研究工作 | 第12-13页 |
| 2 混合SoC架构 | 第13-20页 |
| ·混合SoC系统 | 第13-14页 |
| ·模拟部分 | 第14-15页 |
| ·数字部分 | 第15-20页 |
| ·OR1200 CPU | 第15-16页 |
| ·Wishbone Conmax | 第16-17页 |
| ·Memory Controller | 第17页 |
| ·wb_slave | 第17-18页 |
| ·DMA | 第18-19页 |
| ·UART | 第19页 |
| ·DDC | 第19-20页 |
| 3 数字下变频的设计 | 第20-37页 |
| ·DDC工作原理 | 第20页 |
| ·DDC电路设计 | 第20-21页 |
| ·DDC实现 | 第21-30页 |
| ·数字信号处理链路 | 第21页 |
| ·累加器模块 | 第21-23页 |
| ·DDS核模块 | 第23-26页 |
| ·混频器 | 第26-27页 |
| ·滤波器组模块 | 第27-29页 |
| ·时钟电路设计 | 第29-30页 |
| ·SPI设计 | 第30页 |
| ·DDC部分仿真 | 第30-34页 |
| ·板级FPGA验证 | 第34-36页 |
| ·DDC后端实现方案 | 第36-37页 |
| 4 数字后端实现 | 第37-75页 |
| ·逻辑综合 | 第38-47页 |
| ·载入库文件和读入设计 | 第38-40页 |
| ·定义设计的环境变量 | 第40-41页 |
| ·设置综合的约束条件 | 第41-42页 |
| ·编译优化 | 第42页 |
| ·分析设计结果 | 第42-43页 |
| ·写出设计数据和保存 | 第43页 |
| ·实现流程 | 第43-47页 |
| ·版图设计 | 第47-65页 |
| ·设计设置 | 第48页 |
| ·整体规划 | 第48-49页 |
| ·时序设置 | 第49页 |
| ·布局 | 第49-50页 |
| ·时钟树综合 | 第50-51页 |
| ·布线 | 第51页 |
| ·可制造性设计 | 第51页 |
| ·实现流程 | 第51-65页 |
| ·静态时序分析 | 第65-70页 |
| ·基本概念 | 第66-67页 |
| ·实现流程 | 第67-70页 |
| ·形式验证 | 第70-74页 |
| ·形式验证 | 第70-71页 |
| ·实现流程 | 第71-74页 |
| ·布局后仿真 | 第74-75页 |
| 结论 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 附录A 综合部分报告 | 第79-81页 |
| 致谢 | 第81-82页 |
