| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文背景 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 论文研究内容及设计指标 | 第11-12页 |
| 1.4 论文组织结构 | 第12-13页 |
| 第二章 交织ADC和采样保持级概述 | 第13-27页 |
| 2.1 交织ADC概述 | 第13-19页 |
| 2.1.1 交织ADC工作原理 | 第13-14页 |
| 2.1.2 交织ADC非理想因素 | 第14-19页 |
| 2.2 采样保持级性能指标 | 第19-21页 |
| 2.2.1 静态性能参数 | 第19-20页 |
| 2.2.2 动态性能参数 | 第20-21页 |
| 2.3 采样保持级现有方案综述 | 第21-25页 |
| 2.3.1 闭环采样保持级SHA综述 | 第22-23页 |
| 2.3.2 开环采样保持级THA综述 | 第23-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第三章 采样保持级的电路设计与仿真 | 第27-51页 |
| 3.1 采样保持级的架构设计 | 第27-33页 |
| 3.1.1 保持相馈通消除技术分析 | 第27-31页 |
| 3.1.2 基于交叉耦合电容技术的双开关采样保持级结构 | 第31-33页 |
| 3.2 双开关输入运放的设计与仿真 | 第33-38页 |
| 3.2.1 双开关输入运放的设计 | 第33-37页 |
| 3.2.2 输入运放结构的仿真结果 | 第37-38页 |
| 3.3 开关buffer的设计与仿真 | 第38-44页 |
| 3.3.1 开关buffer结构的设计 | 第38-41页 |
| 3.3.2 采样电容值的选取 | 第41-42页 |
| 3.3.3 开关buffer的仿真结果 | 第42-44页 |
| 3.4 辅助反馈运放和输出buffer的设计 | 第44-45页 |
| 3.4.1 辅助反馈运放的设计与仿真 | 第44-45页 |
| 3.4.2 输出buffer的设计 | 第45页 |
| 3.5 时钟电路的设计与仿真 | 第45-47页 |
| 3.6 整体双开关THA结构性能仿真 | 第47-50页 |
| 3.7 本章小结 | 第50-51页 |
| 第四章 版图设计与后仿真 | 第51-59页 |
| 4.1 模拟集成电路版图设计 | 第51-54页 |
| 4.1.1 模拟版图的设计要求与非理想因素 | 第51-52页 |
| 4.1.2 各关键模块版图 | 第52-54页 |
| 4.2 整体THA后仿真与结果分析 | 第54-57页 |
| 4.3 本章小结 | 第57-59页 |
| 第五章 总结与展望 | 第59-61页 |
| 5.1 总结 | 第59页 |
| 5.2 展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 作者简介 | 第67页 |