| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·论文的研究背景及意义 | 第9页 |
| ·CCD 探测系统研究现状 | 第9-11页 |
| ·本论文的研究内容及创新点 | 第11-12页 |
| ·论文研究内容 | 第12页 |
| ·论文创新点 | 第12页 |
| ·本论文的结构安排 | 第12-15页 |
| 第二章 CCD 探测系统介绍与器件选择 | 第15-33页 |
| ·CCD 探测系统的组成及工作过程 | 第15-18页 |
| ·CCD 的选型与TCD1208AP 介绍 | 第18-23页 |
| ·CCD 探测系统主要器件选型 | 第23-31页 |
| ·ADC 选型与AD9240 | 第23-26页 |
| ·FPGA 选型与EP2C20Q240 | 第26-29页 |
| ·网络接口芯片选型与DM9000A | 第29-31页 |
| ·本章小结 | 第31-33页 |
| 第三章 CCD 探测系统的硬件电路设计 | 第33-45页 |
| ·系统电路板设计总体概述 | 第33页 |
| ·系统电源设计 | 第33-35页 |
| ·核心器件FPGA 配置电路设计 | 第35-37页 |
| ·JTAG 方式 | 第35-36页 |
| ·FPGA 主动方式 | 第36-37页 |
| ·CCD 信号采集电路设计 | 第37-38页 |
| ·传输电路设计 | 第38-39页 |
| ·系统电路板 | 第39-42页 |
| ·本章小结 | 第42-45页 |
| 第四章 CCD 软件设计与性能测试 | 第45-63页 |
| ·CCD 驱动电路的软件设计 | 第45-49页 |
| ·CCD 工作时序分析 | 第45-46页 |
| ·基于HDL 的CCD 驱动时序设计 | 第46-48页 |
| ·驱动时序的硬件测试 | 第48-49页 |
| ·数字相关双采样的实现 | 第49-54页 |
| ·CCD 器件的噪声源与抑制方法 | 第50页 |
| ·相关双采样时刻的选择 | 第50-52页 |
| ·单采样与相关双采样的软件实现 | 第52-54页 |
| ·测试端口的设计 | 第54-57页 |
| ·网络接口的调试 | 第57-61页 |
| ·SOPC Builder 与Nios II 软核 | 第57-58页 |
| ·SOPC Builder 下定制Nios II 处理器和外设 | 第58-59页 |
| ·DM9000A 发送数据的软件设计 | 第59-61页 |
| ·DM9000A 的数据传输的板上测试 | 第61页 |
| ·本章小结 | 第61-63页 |
| 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 作者在读期间的研究成果 | 第71-73页 |
| 附录 | 第73-76页 |