基于缓存一致性协议的高可靠性扩展研究
| 摘要 | 第8-9页 |
| ABSTRACT | 第9页 |
| 第1章 绪论 | 第11-19页 |
| 1.1 研究背景 | 第11-15页 |
| 1.1.1 软错误 | 第11-12页 |
| 1.1.2 缓存结构 | 第12-14页 |
| 1.1.3 处理器中的缓存可靠性 | 第14-15页 |
| 1.2 研究意义 | 第15页 |
| 1.3 国内外研究现状 | 第15-17页 |
| 1.4 本论文的主要研究内容 | 第17-19页 |
| 1.4.1 问题描述 | 第17页 |
| 1.4.2 研究方法 | 第17页 |
| 1.4.3 论文结构安排 | 第17-19页 |
| 第2章 相关研究综述 | 第19-27页 |
| 2.1 存储体系结构 | 第19-20页 |
| 2.2 缓存研究 | 第20-22页 |
| 2.2.1 缓存存在的必要性 | 第20页 |
| 2.2.2 缓存管理技术 | 第20-22页 |
| 2.2.3 缓存预取技术 | 第22页 |
| 2.3 错误检查和纠正(ECC) | 第22-24页 |
| 2.3.1 软错误 | 第22-23页 |
| 2.3.2 ECC校验码技术 | 第23页 |
| 2.3.3 软错误注入技术 | 第23-24页 |
| 2.4 冗余容错技术 | 第24-27页 |
| 2.4.1 微处理器的可靠性问题 | 第24-25页 |
| 2.4.2 冗余容错技术 | 第25-27页 |
| 第3章 面向多核MOESI一致性协议的扩展研究 | 第27-38页 |
| 3.1 缓存结构 | 第27页 |
| 3.2 缓存一致性协议及其扩展 | 第27-29页 |
| 3.3 缓存内容与一致性保持 | 第29-30页 |
| 3.4 MSR缓存的MOESI协议扩展 | 第30-31页 |
| 3.5 错误修正过程 | 第31-32页 |
| 3.6 实验与分析 | 第32-38页 |
| 3.6.1 实验环境 | 第32-33页 |
| 3.6.2 能源消耗与占用空间 | 第33-34页 |
| 3.6.3 M和S命中率 | 第34-35页 |
| 3.6.4 有效占用率 | 第35页 |
| 3.6.5 综合性能分析 | 第35-38页 |
| 第4章 面向双控存储服务器的一致性协议扩展研究 | 第38-54页 |
| 4.1 双控制器服务器 | 第38页 |
| 4.2 双控系统方案 | 第38-40页 |
| 4.2.1 双控整机连接 | 第38-39页 |
| 4.2.2 硬件实现方案 | 第39-40页 |
| 4.3 缓存一致性协议及其扩展 | 第40-50页 |
| 4.3.1 总体设计思路 | 第40-41页 |
| 4.3.2 状态机 | 第41-43页 |
| 4.3.3 读写流程 | 第43-50页 |
| 4.4 实验与分析 | 第50-54页 |
| 4.4.1 搭建验证平台 | 第50-51页 |
| 4.4.2 结果分析 | 第51-54页 |
| 第5章 结论 | 第54-55页 |
| 参考文献 | 第55-63页 |
| 致谢 | 第63-64页 |
| 攻读硕士学位期间完成论文情况 | 第64-65页 |
| 攻读学位期间参与科研项目情况 | 第65-66页 |
| 学位论文评阅及答辩情况表 | 第66页 |
