| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 1 引言 | 第16-30页 |
| 1.1 背景与意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-23页 |
| 1.3 本文研究内容 | 第23-28页 |
| 1.3.1 渗透技术内涵的研究 | 第23-24页 |
| 1.3.2 及时局部性、渗透数据的准确定义 | 第24-25页 |
| 1.3.3 支持渗透的片上缓存技术的研究 | 第25-27页 |
| 1.3.4 渗透数据在片上缓存中的调配方法的研究 | 第27-28页 |
| 1.3.5 仿真平台与实验 | 第28页 |
| 1.4 论文结构 | 第28-29页 |
| 1.5 本章小结 | 第29-30页 |
| 2 缓存及数据调配方法 | 第30-43页 |
| 2.1 及时局部组 | 第30-31页 |
| 2.2 传统缓存 | 第31-34页 |
| 2.3 渗透缓存 | 第34-39页 |
| 2.3.1 逻辑结构 | 第34-36页 |
| 2.3.2 渗透数据调配方法 | 第36-38页 |
| 2.3.3 优点 | 第38-39页 |
| 2.4 缓存的包含性 | 第39-42页 |
| 2.5 本章小结 | 第42-43页 |
| 3 仿真平台搭建 | 第43-74页 |
| 3.1 设计方案 | 第43-49页 |
| 3.1.1 工具与语言 | 第43页 |
| 3.1.2 需求分析 | 第43-44页 |
| 3.1.3 渗透缓存仿真平台总体设计 | 第44-47页 |
| 3.1.4 传统缓存仿真平台总体设计 | 第47-49页 |
| 3.2 模块设计 | 第49-63页 |
| 3.2.1 处理器模块设计 | 第49-51页 |
| 3.2.2 内存模块设计 | 第51-54页 |
| 3.2.3 缓存模块设计 | 第54-60页 |
| 3.2.4 次数收集模块设计 | 第60页 |
| 3.2.5 顶层模块设计 | 第60-63页 |
| 3.3 功能验证 | 第63-73页 |
| 3.3.1 处理器模块功能验证 | 第64-65页 |
| 3.3.2 内存模块功能验证 | 第65-66页 |
| 3.3.3 缓存模块功能验证 | 第66-69页 |
| 3.3.4 次数收集模块功能验证 | 第69-70页 |
| 3.3.5 系统级功能验证 | 第70-73页 |
| 3.4 本章小结 | 第73-74页 |
| 4 仿真实验 | 第74-96页 |
| 4.1 缓存性能评估指标 | 第74页 |
| 4.2 访存地址序列 | 第74-76页 |
| 4.2.1 随机生成 | 第74-75页 |
| 4.2.2 模拟器提取 | 第75-76页 |
| 4.3 实验一：渗透缓存与传统缓存性能对比 | 第76-81页 |
| 4.3.1 参数配置 | 第76-77页 |
| 4.3.2 随机生成的地址序列 | 第77-78页 |
| 4.3.3 LU连续分块地址序列 | 第78-79页 |
| 4.3.4 LU非连续分块地址序列 | 第79-81页 |
| 4.4 实验二：泉吸缓存和泉涌缓存大小比例对性能的影响 | 第81-87页 |
| 4.4.1 参数配置 | 第81-82页 |
| 4.4.2 随机生成的地址序列 | 第82-84页 |
| 4.4.3 LU连续分块地址序列 | 第84-85页 |
| 4.4.4 LU非连续分块地址序列 | 第85-87页 |
| 4.5 实验三：渗透缓存一轮迁移数据块个数对性能的影响 | 第87-95页 |
| 4.5.1 参数配置 | 第87-88页 |
| 4.5.2 随机生成的地址序列 | 第88-90页 |
| 4.5.3 LU连续分块地址序列 | 第90-93页 |
| 4.5.4 LU非连续分块地址序列 | 第93-95页 |
| 4.6 本章小结 | 第95-96页 |
| 5 总结和展望 | 第96-98页 |
| 5.1 总结 | 第96-97页 |
| 5.2 展望 | 第97-98页 |
| 参考文献 | 第98-101页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第101-103页 |
| 学位论文数据集 | 第103页 |