| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 研究现状 | 第9-10页 |
| 1.3 论文主要工作及结构安排 | 第10-12页 |
| 2 基于无速率码的自适应传输系统 | 第12-18页 |
| 2.1 自适应传输系统 | 第12-13页 |
| 2.2 系统接收端平台架构 | 第13-14页 |
| 2.3 解码板简介 | 第14-16页 |
| 2.4 系统指标分析 | 第16-17页 |
| 2.5 本章小结 | 第17-18页 |
| 3 解码板数据传输方案设计 | 第18-28页 |
| 3.1 解码板整体数据传输方案设计 | 第18-22页 |
| 3.2 软硬件交互方式设计 | 第22-24页 |
| 3.3 待解码数据分发方案设计 | 第24-26页 |
| 3.4 译码完成数据回收方案设计 | 第26-27页 |
| 3.5 本章小结 | 第27-28页 |
| 4 数据传输电路设计 | 第28-49页 |
| 4.1 数据下发电路设计 | 第29-34页 |
| 4.2 数据回传电路设计 | 第34-39页 |
| 4.3 基于PCIe IP Core的接口电路设计 | 第39-42页 |
| 4.4 基于Aurora协议的高速串行接口电路设计 | 第42-46页 |
| 4.5 接口测试与结果分析 | 第46-49页 |
| 5 总结与展望 | 第49-51页 |
| 5.1 论文总结 | 第49页 |
| 5.2 工作展望 | 第49-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-55页 |