10比特30MS/s低功耗SAR ADC设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 论文背景与意义 | 第9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 论文研究内容及意义 | 第10页 |
| 1.4 论文组织结构 | 第10-13页 |
| 第二章 SAR ADC研究 | 第13-27页 |
| 2.1 ADC性能参数 | 第13-16页 |
| 2.1.1 静态性能参数 | 第13-15页 |
| 2.1.2 动态性能参数 | 第15-16页 |
| 2.2 SAR ADC工作原理 | 第16-18页 |
| 2.3 低功耗中高速模数转换器技术简介 | 第18-25页 |
| 2.3.1 常规SAR ADC结构 | 第18-23页 |
| 2.3.2 混合结构 | 第23-25页 |
| 2.4 本章小结 | 第25-27页 |
| 第三章 逐次逼近型ADC系统级设计 | 第27-43页 |
| 3.1 低功耗DAC电容阵列设计 | 第27-33页 |
| 3.1.1 DAC建立研究 | 第27-30页 |
| 3.1.2 DAC的改进设计 | 第30-31页 |
| 3.1.3 DAC开关能量计算 | 第31-32页 |
| 3.1.4 本文DAC电容阵列的平均开关能量 | 第32-33页 |
| 3.2 DAC结构单元设计 | 第33-37页 |
| 3.2.1 分段电容推导 | 第34-35页 |
| 3.2.2 单位电容值计算 | 第35-37页 |
| 3.3 采样开关计算 | 第37-39页 |
| 3.3.1 采样带宽 | 第37-38页 |
| 3.3.2 沟道电荷注入效应 | 第38-39页 |
| 3.4 比较器设计 | 第39-41页 |
| 3.4.1 比较器建立速度 | 第39页 |
| 3.4.2 比较器精度要求 | 第39-41页 |
| 3.4.3 比较器亚稳态保护 | 第41页 |
| 3.5 SAR逻辑控制设计 | 第41-42页 |
| 3.6 本章小结 | 第42-43页 |
| 第四章 电路级设计和仿真 | 第43-57页 |
| 4.1 DAC开关设计 | 第43-47页 |
| 4.1.1 采样开关类型选择 | 第43-44页 |
| 4.1.2 Bootstrap开关设计 | 第44-47页 |
| 4.2 比较器设计 | 第47-53页 |
| 4.2.1 比较器结构 | 第47-49页 |
| 4.2.2 比较器输入热噪声 | 第49-50页 |
| 4.2.3 比较器建立 | 第50-51页 |
| 4.2.4 比较器失调 | 第51-52页 |
| 4.2.5 比较器亚稳态保护 | 第52-53页 |
| 4.3 SAR逻辑电路设计 | 第53-54页 |
| 4.4 原理图级功能与性能仿真 | 第54-56页 |
| 4.5 本章小结 | 第56-57页 |
| 第五章 版图设计与后仿真 | 第57-65页 |
| 5.1 DAC单元和采样开关版图设计 | 第57-58页 |
| 5.2 比较器单元版图设计 | 第58-59页 |
| 5.3 SAR逻辑版图设计 | 第59页 |
| 5.4 整体ADC版图设计与后仿真 | 第59-63页 |
| 5.5 本章小结 | 第63-65页 |
| 第六章 总结和展望 | 第65-67页 |
| 6.1 总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 作者简介 | 第73页 |
