| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 芯片发展趋势 | 第11-13页 |
| 1.2 传统芯片设计流程在多模式芯片设计中面临的挑战 | 第13-15页 |
| 1.3 本文的研究内容和主要贡献 | 第15-16页 |
| 1.4 论文结构 | 第16-17页 |
| 第2章 多模式芯片设计的研究现状 | 第17-24页 |
| 2.1 特殊器件设计阶段的优化方法 | 第17-18页 |
| 2.2 时钟树构建阶段的优化方法 | 第18-20页 |
| 2.3 芯片签核阶段的优化方法 | 第20-21页 |
| 2.4 硅后调试阶段的优化方法 | 第21-23页 |
| 2.5 小结 | 第23-24页 |
| 第3章 多模式芯片时钟树构建方法 | 第24-34页 |
| 3.1 相关工作介绍 | 第24-25页 |
| 3.2 多模式芯片时钟树构建的问题定义 | 第25页 |
| 3.3 片上波动对时钟树的影响 | 第25-26页 |
| 3.4 可调节时钟单元 | 第26-27页 |
| 3.5 多模式芯片时钟树构建方法 | 第27-32页 |
| 3.6 实验结果及分析 | 第32-33页 |
| 3.7 小结 | 第33-34页 |
| 第4章 多模式芯片脉冲宽度调度方法 | 第34-45页 |
| 4.1 相关工作介绍 | 第34-35页 |
| 4.2 多模式芯片脉冲宽度调度的问题定义 | 第35页 |
| 4.3 脉冲寄存器和脉冲生成器的电路特性 | 第35-36页 |
| 4.4 脉冲寄存器时序分析模型 | 第36-39页 |
| 4.5 多模式芯片脉冲宽度调度的缩减 | 第39-41页 |
| 4.6 脉冲宽度离散赋值 | 第41-42页 |
| 4.7 实验结果及分析 | 第42-44页 |
| 4.8 小结 | 第44-45页 |
| 第5章 多模式芯片保持时间违例修复的方法 | 第45-53页 |
| 5.1 相关工作介绍 | 第45-46页 |
| 5.2 多模式芯片保持时间违例修复问题定义 | 第46页 |
| 5.3 多模式芯片保持时间违例修复整体流程 | 第46-48页 |
| 5.4 选择缓存器插入点 | 第48-49页 |
| 5.5 合适的缓冲器类型选择 | 第49-50页 |
| 5.6 实验结果及分析 | 第50-52页 |
| 5.7 小结 | 第52-53页 |
| 第6章 结论 | 第53-55页 |
| 6.1 工作总结 | 第53-54页 |
| 6.2 今后的研究方向 | 第54-55页 |
| 参考文献 | 第55-61页 |
| 致谢 | 第61-62页 |
| 在读期间发表的论文与取得的其他研究成果 | 第62页 |