摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第1章 绪论 | 第11-35页 |
1.1 高压缩重子物质飞行时间谱仪 | 第11-15页 |
1.2 基于ASIC的高精度时间测量技术 | 第15-19页 |
1.2.1 高精度时间测量芯片HPTDC | 第15-16页 |
1.2.2 物理实验中的应用 | 第16-19页 |
1.3 基于FPGA的高精度时间测量技术 | 第19-29页 |
1.3.1 主要发展历史 | 第20-27页 |
1.3.2 在物理实验中的应用 | 第27-29页 |
1.4 本论文的研究内容、意义及结构安排 | 第29-30页 |
参考文献 | 第30-35页 |
第2章 高密度时间数字化原型设计方案 | 第35-39页 |
2.1 数据读出模型 | 第35-37页 |
2.1.1 高速高密度模型 | 第35-36页 |
2.1.2 CBM-TOF总体读出结构 | 第36-37页 |
2.2 CBM-TOF前端时间数字化及读出模块 | 第37-39页 |
第3章 基于FPGA的时间数字化电路设计 | 第39-67页 |
3.1 关键需求分析 | 第39页 |
3.2 硬件电路设计 | 第39-46页 |
3.2.1 总体结构 | 第39-40页 |
3.2.2 电源模块 | 第40-42页 |
3.2.3 时钟模块 | 第42-44页 |
3.2.4 FPGA模块 | 第44-46页 |
3.3 基于进位链的时间测量功能实现 | 第46-52页 |
3.3.1 前沿定时测量 | 第46-49页 |
3.3.2 TOT测量 | 第49-51页 |
3.3.3 32通道结构 | 第51-52页 |
3.4 基于CAM的触发匹配功能实现 | 第52-59页 |
3.4.1 触发匹配原理 | 第52-53页 |
3.4.2 两种触发匹配实现方式 | 第53-55页 |
3.4.3 基于CAM的触发匹配逻辑设计 | 第55-59页 |
3.5 基于GTP的高速数据传输功能实现 | 第59-64页 |
3.5.1 数据率考虑 | 第59页 |
3.5.2 GTP串行收发器 | 第59-61页 |
3.5.3 逻辑设计 | 第61-64页 |
3.6 本章小结 | 第64页 |
参考文献 | 第64-67页 |
第4章 高速高密度前端读出模块设计 | 第67-85页 |
4.1 总体功能与结构 | 第67-68页 |
4.2 TRM硬件模块设计 | 第68-76页 |
4.2.1 FPGA选型与配置 | 第68-70页 |
4.2.2 电源模块 | 第70-71页 |
4.2.3 时钟模块 | 第71-75页 |
4.2.4 触发信号分配 | 第75-76页 |
4.2.5 TDC同步启动信号分配 | 第76页 |
4.3 高速高密度数据读出方案 | 第76-82页 |
4.3.1 基于自定义协议的数据传输逻辑设计 | 第77-82页 |
4.3.2 高速光纤链路 | 第82页 |
4.4 本章小结 | 第82-83页 |
参考文献 | 第83-85页 |
第5章 系统功能测试 | 第85-107页 |
5.1 系统时钟性能测试 | 第85-86页 |
5.2 时间测量性能测试 | 第86-97页 |
5.2.1 码宽与非线性 | 第86-89页 |
5.2.2 前沿定时RMS | 第89-92页 |
5.2.3 温度漂移 | 第92-93页 |
5.2.4 TOT测量 | 第93页 |
5.2.5 沿测量统计直方图中的多峰现象 | 第93-96页 |
5.2.6 死时间 | 第96-97页 |
5.2.7 时间测量性能总结 | 第97页 |
5.3 触发匹配功能测试 | 第97-98页 |
5.4 高速链路传输测试 | 第98-104页 |
5.4.1 误码率 | 第98-101页 |
5.4.2 前端读出模块回环 | 第101-102页 |
5.4.3 电子学系统联合测试 | 第102-104页 |
5.5 本章小结 | 第104页 |
参考文献 | 第104-107页 |
第6章 总结与展望 | 第107-109页 |
6.1 总结 | 第107页 |
6.2 展望 | 第107-109页 |
附录1 "三明治"结构TDC采集(STS)站实物图 | 第109-111页 |
附录2 TDC同步时钟示波器测试截图 | 第111-113页 |
附录3 触发匹配功能测试结果 | 第113-115页 |
附录4 误码率与置信度计算公式 | 第115-117页 |
致谢 | 第117-119页 |
在读期间发表的学术论文 | 第119页 |