| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 课题背景与研究意义 | 第9-10页 |
| 1.2 课题国内外发展及研究现状 | 第10-14页 |
| 1.2.1 速度计算方法国内外发展及研究现状 | 第10-13页 |
| 1.2.2 编码器信号抗干扰技术发展及研究现状 | 第13-14页 |
| 1.3 论文主要研究内容 | 第14-15页 |
| 第2章 伺服系统的测速方法概述及对比分析 | 第15-26页 |
| 2.1 光电编码器的概述 | 第15-20页 |
| 2.2 伺服系统速度测量基本方法及对比分析 | 第20-25页 |
| 2.3 本章小结 | 第25-26页 |
| 第3章 基于CPLD的伺服系统的速度测量原理及实现 | 第26-41页 |
| 3.1 改进的高速、高精度、连续测量方案的原理 | 第26-27页 |
| 3.2 改进的高速、高精度、连续测量方案的实现方法 | 第27-35页 |
| 3.2.1 四倍频模块 | 第28-29页 |
| 3.2.2 实际测速时间生成模块 | 第29-31页 |
| 3.2.3 辨向模块 | 第31页 |
| 3.2.4 零速检测模块 | 第31-32页 |
| 3.2.5 计数模块 | 第32-34页 |
| 3.2.6 地址译码模块以及输出数据模块 | 第34-35页 |
| 3.3 仿真结果及分析 | 第35-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第4章 伺服系统速度反馈信号的抗干扰设计 | 第41-58页 |
| 4.1 伺服系统速度反馈信号的干扰来源及特点 | 第41-43页 |
| 4.2 速度反馈信号抗干扰电路的实现原理 | 第43-47页 |
| 4.2.1 随机干扰信号的滤除原理 | 第43-44页 |
| 4.2.2 码盘缝隙边缘引起的边缘干扰信号的滤除原理 | 第44-47页 |
| 4.3 基于CPLD的速度反馈信号抗干扰电路的实现 | 第47-51页 |
| 4.3.1 抗干扰电路的整体设计 | 第47-48页 |
| 4.3.2 无伪干扰脉冲的干扰信号处理模块 | 第48-49页 |
| 4.3.3 干扰信号识别模块 | 第49页 |
| 4.3.4 码盘缝隙边缘引起的干扰信号处理模块 | 第49-51页 |
| 4.4 抗干扰电路仿真及结果分析 | 第51-57页 |
| 4.4.1 无伪干扰脉冲的干扰信号滤除模块仿真及结果分析 | 第51-52页 |
| 4.4.2 码盘缝隙边缘引起的干扰信号滤除仿真及结果分析 | 第52-57页 |
| 4.5 本章小结 | 第57-58页 |
| 第5章 测试单元硬件电路的搭建及实验验证 | 第58-73页 |
| 5.1 硬件电路的整体设计 | 第58页 |
| 5.2 硬件电路各部分设计 | 第58-65页 |
| 5.2.1 电源电路 | 第58-61页 |
| 5.2.2 编码器信号硬件处理电路 | 第61-62页 |
| 5.2.3 CPLD及其外围电路 | 第62-63页 |
| 5.2.4 DSP及其外围电路 | 第63-65页 |
| 5.3 实验平台的搭建 | 第65-66页 |
| 5.4 实验结果及分析 | 第66-72页 |
| 5.4.1 抗干扰电路的实验结果及分析 | 第66-70页 |
| 5.4.2 测速方法的实验结果及分析 | 第70-72页 |
| 5.5 本章小结 | 第72-73页 |
| 第6章 结论 | 第73-75页 |
| 参考文献 | 第75-79页 |
| 在学研究成果 | 第79-80页 |
| 致谢 | 第80页 |
