面向布线拥挤度的布图规划后的高层次再综合方法

第1章 引言	第1-16页
·课题背景	第8-11页
·深亚微米工艺给EDA 工具带来的挑战	第8-10页
·Congestion 问题	第10-11页
·文献综述	第11-13页
·主要工作及意义	第13-14页
·论文的结构	第14-16页
第2章 VLSI 设计流程和高层次综合	第16-24页
·本章引论	第16-17页
·VLSI 的设计流程	第17-18页
·高层次综合	第18-20页
·高层次再综合	第20页
·物理设计	第20-21页
·新的设计流程	第21-24页
第3章 基于拥挤度的高层次再综合算法	第24-45页
·本章导论	第24-25页
·再综合改变走线分布的例子	第25-26页
·拥挤度的评价方法	第26-35页
·Global Bin 结构	第27-28页
·Rent 规则	第28-29页
·简单的布线算法	第29页
·概率估计方法	第29-30页
·改进的概率估计模型	第30-33页
·本文的拥挤度评价方法	第33-35页
·拥挤度改善算法	第35-44页
·邻解的搜索	第36-40页
·代价函数	第40-41页
·再综合算法流程	第41-44页
·本章小结	第44-45页
第4章 实验结果及分析	第45-48页
第5章 总结和展望	第48-51页
·结论	第48-49页
·下一步的工作	第49-51页
·增量式的 Floorplanning	第49页
·保证时延的拥挤度优化方法	第49-51页
参考文献	第51-53页
致谢	第53页
声明	第53-54页
个人简历、在学期间发表的学术论文与研究成果	第54页