| 摘要 | 第1-13页 |
| ABSTRACT | 第13-16页 |
| 第一章 绪论 | 第16-31页 |
| 1．1 并行处理与互连网络 | 第16-17页 |
| 1．2 并行计算机体系结构 | 第17-18页 |
| 1．3 并行计算机系统的互连网络 | 第18-28页 |
| 1．3．1 网络的拓扑结构 | 第19-22页 |
| 1．3．2 切换技术 | 第22-25页 |
| 1．3．3 路由算法 | 第25-27页 |
| 1．3．4 通信方式 | 第27-28页 |
| 1．4 问题描述 | 第28页 |
| 1．5 论文的主要工作和贡献 | 第28-30页 |
| 1．6 论文的组织形式 | 第30-31页 |
| 第二章 RIFC:基于路由信息的流控 | 第31-51页 |
| 2．1 背景及相关研究 | 第31-42页 |
| 2．1．1 部分自适应路由算法 | 第33-37页 |
| 2．1．2 跳步算法 | 第37-39页 |
| 2．1．3 虚拟网络 | 第39-42页 |
| 2．2 RIFC流控策略 | 第42-43页 |
| 2．3 定义 | 第43-44页 |
| 2．4 定理及证明 | 第44-48页 |
| 2．5 总结 | 第48-51页 |
| 第三章 FAR路由算法模拟测试及性能分析 | 第51-65页 |
| 3．1 测试方法概述 | 第51-52页 |
| 3．1．1 解释执行和对比原本执行 | 第51-52页 |
| 3．1．2 二进制代码对比汇编语言指令 | 第52页 |
| 3．1．3 踪迹驱动 | 第52页 |
| 3．1．4 执行驱动 | 第52页 |
| 3．2 常用的模拟工具 | 第52-53页 |
| 3．3 RSIM模拟器 | 第53-55页 |
| 3．4 模拟结果及分析 | 第55-63页 |
| 3．4．1 模拟程序及设置 | 第55-57页 |
| 3．4．2 LU模拟运行结果 | 第57-58页 |
| 3．4．3 FFT模拟运行结果 | 第58-60页 |
| 3．4．4 SOR模拟运行结果 | 第60-61页 |
| 3．4．5 QS模拟运行结果 | 第61-62页 |
| 3．4．6 WATER模拟运行结果 | 第62-63页 |
| 3．5 模拟结论 | 第63-65页 |
| 第四章 RIABFC:基于 RIFC和 BUBBLE的流控 | 第65-74页 |
| 4．1 背景和动机 | 第65-66页 |
| 4．2 RIABFC流控策略 | 第66-67页 |
| 4．3 NFAR路由算法 | 第67-72页 |
| 4．4 结论 | 第72-74页 |
| 第五章 NFAR路由算法模拟测试及性能分析 | 第74-85页 |
| 5．1 环网模拟器 RingNetSim | 第74-78页 |
| 5．1．1 RingNetSim概述 | 第74-76页 |
| 5．1．2 RingNetSim模拟器的组成部分 | 第76-78页 |
| 5．2 模拟结果及分析 | 第78-83页 |
| 5．2．1 完全随机通信模式下模拟结果 | 第79-80页 |
| 5．2．2 位反通信模式下模拟结果 | 第80-81页 |
| 5．2．3 就近通信模式下模拟结果 | 第81-82页 |
| 5．2．4 An-to-All通信模式下模拟结果 | 第82-83页 |
| 5．3 结论 | 第83-85页 |
| 第六章 2DMR组播算法 | 第85-99页 |
| 6．1 背景及相关研究 | 第85-93页 |
| 6．1．1 基于树的组播 | 第87-88页 |
| 6．1．2 基于路径的组播算法 | 第88-91页 |
| 6．1．3 BRCP-HL算法 | 第91-93页 |
| 6．2 2DMR组播路由算法 | 第93-98页 |
| 6．2．1 多目标报文头组织 | 第94-95页 |
| 6．2．2 报文复制和组播路由算法 | 第95-98页 |
| 6．3 结论 | 第98-99页 |
| 第七章 2DMR组播算法模拟测试及性能分析 | 第99-105页 |
| 7．1 组播算法实现 | 第99-100页 |
| 7．2 模拟结果及分析 | 第100-103页 |
| 7．2．1 就近通信模式下模拟结果 | 第101-102页 |
| 7．2．2 完全随机通信模式下模拟结果 | 第102-103页 |
| 7．2．3 All-to-All通信模式下模拟结果 | 第103页 |
| 7．3 模拟结论 | 第103-105页 |
| 第八章 支持组播的自适应路由芯片设计 | 第105-113页 |
| 8．1 介绍 | 第105-106页 |
| 8．1．1 芯片整体结构 | 第105-106页 |
| 8．2 路由芯片设训 | 第106-110页 |
| 8．2．1 输入缓冲区管理 | 第107-108页 |
| 8．2．2 仲裁和开关模块 | 第108-110页 |
| 8．3 芯片实现及测试结论 | 第110-113页 |
| 第九章 结束语 | 第113-116页 |
| 9．1 工作回顾 | 第113-114页 |
| 9．2 进一步工作 | 第114-116页 |
| 攻读博士学位期间发表和已录用的论文 | 第116-117页 |
| 致谢 | 第117-118页 |
| 参考文献 | 第118-123页 |