600MHz YHFT-DX BALU的设计与优化
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-18页 |
| ·DSP 和算术逻辑部件概述 | 第12-14页 |
| ·DSP 的特点 | 第12-13页 |
| ·算术逻辑部件的发展现状 | 第13-14页 |
| ·数字IC 的实现策略 | 第14-16页 |
| ·课题研究内容 | 第16页 |
| ·本文结构 | 第16-18页 |
| 第二章 BALU 译码栈的RTL 设计 | 第18-25页 |
| ·YHFT-DX 的概述 | 第18-19页 |
| ·体系结构 | 第18页 |
| ·数据通路 | 第18-19页 |
| ·BALU 总体设计 | 第19-21页 |
| ·设计要求 | 第19-20页 |
| ·模块划分 | 第20-21页 |
| ·BALU 译码栈的RTL 实现 | 第21-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 BALU 执行栈的电路设计与优化 | 第25-47页 |
| ·操作数处理的全定制设计 | 第25-28页 |
| ·电路设计 | 第26-28页 |
| ·功耗控制 | 第28页 |
| ·算术与分支模块的全定制设计与优化 | 第28-34页 |
| ·饱和相加电路的设计 | 第29-30页 |
| ·条件分支电路的设计 | 第30-31页 |
| ·结果处理的设计与优化 | 第31-34页 |
| ·移位模块的全定制设计与优化 | 第34-42页 |
| ·移位模块的功能和总体优化 | 第34-35页 |
| ·移位器的设计优化 | 第35-38页 |
| ·清零和置位电路的设计 | 第38-40页 |
| ·溢出左移电路的设计 | 第40-42页 |
| ·SIMD 模块的全定制设计与优化 | 第42-43页 |
| ·SIMD 模块的功能 | 第42页 |
| ·SIMD 模块电路的优化实现 | 第42-43页 |
| ·位操作模块的全定制设计与优化 | 第43-45页 |
| ·位操作模块的功能 | 第43-44页 |
| ·位操作模块的结构优化 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 一种FCSL 结构的加法器设计与优化 | 第47-60页 |
| ·加法器算法的概述 | 第47-50页 |
| ·有限动态的FCSL 加法器 | 第50-59页 |
| ·进位网络的设计 | 第50-55页 |
| ·求和网络的设计 | 第55-57页 |
| ·采用有限动态思想的优化 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 版图设计和功能验证 | 第60-73页 |
| ·版图设计 | 第60-66页 |
| ·基于布线通道版图设计方法 | 第60-62页 |
| ·BALU 版图的生成 | 第62-63页 |
| ·版图可靠性分析 | 第63-66页 |
| ·功能验证 | 第66-71页 |
| ·BALU 的验证方案 | 第66-68页 |
| ·前仿真 | 第68-71页 |
| ·后仿真 | 第71页 |
| ·本章小结 | 第71-73页 |
| 第六章 测试的芯片设计 | 第73-79页 |
| ·测试目标及解决方案 | 第73页 |
| ·测试电路逻辑设计 | 第73-78页 |
| ·时钟生成部分设计 | 第75页 |
| ·扫描输入部分设计 | 第75-76页 |
| ·扫描输出部分设计 | 第76-77页 |
| ·使能控制部分设计 | 第77-78页 |
| ·本章小结 | 第78-79页 |
| 第七章 工作总结与展望 | 第79-81页 |
| ·工作总结 | 第79页 |
| ·工作展望 | 第79-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
