基于SDRAM的LPDDR4高速接口测试与优化
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 选题意义 | 第16-17页 |
| 1.2 课题的发展现状 | 第17-18页 |
| 1.3 章节安排 | 第18-20页 |
| 第二章 存储器与LPDDR技术 | 第20-30页 |
| 2.1 存储器封装与测试 | 第20-23页 |
| 2.1.1 存储器封装技术 | 第21-22页 |
| 2.1.2 存储器测试通道 | 第22-23页 |
| 2.2 LPDDR技术标准 | 第23-28页 |
| 2.2.1 发展过程 | 第23-24页 |
| 2.2.2 LPDDR4 VS LPDDR3 | 第24-26页 |
| 2.2.3 LDDR4接口读写操作 | 第26-28页 |
| 2.3 集成电路测试分类 | 第28-30页 |
| 第三章 接口模块功能分析与测试方案设计 | 第30-52页 |
| 3.1 芯片的DFT结构设计 | 第30-33页 |
| 3.1.1 芯片的JTAG结构 | 第30-32页 |
| 3.1.2 LPDDR4接口模块的TAP结构 | 第32-33页 |
| 3.2 管脚电路测试 | 第33-38页 |
| 3.2.1 边界扫描电路 | 第34页 |
| 3.2.2 管脚电路测试原理 | 第34-36页 |
| 3.2.3 测试方案设计 | 第36-38页 |
| 3.3 时钟频率与PLL BIST测试 | 第38-43页 |
| 3.3.1 时钟频率DFT测试 | 第39-40页 |
| 3.3.2 ADPLL BIST电路 | 第40-41页 |
| 3.3.3 测试方案设计 | 第41-43页 |
| 3.4 自动化眼宽测试 | 第43-52页 |
| 3.4.1 I/OBIST测试原理 | 第43-44页 |
| 3.4.2 时钟数据恢复电路 | 第44-46页 |
| 3.4.3 眼宽测试DFT结构 | 第46-48页 |
| 3.4.4 “大眼”算法 | 第48-49页 |
| 3.4.5 测试方案设计 | 第49-52页 |
| 第四章 LPDDR4高速I/O接口测试实现 | 第52-76页 |
| 4.1 测试向量的产生与仿真 | 第52-60页 |
| 4.1.1 测试向量的产生 | 第52-54页 |
| 4.1.2 测试向量仿真结果 | 第54-60页 |
| 4.2 测试实现 | 第60-61页 |
| 4.2.1 自动测试平台 | 第60-61页 |
| 4.2.2 建立测试程序 | 第61页 |
| 4.3 测试调试与结果分析 | 第61-76页 |
| 4.3.1 管脚电路测试 | 第62-66页 |
| 4.3.2 时钟频率测试 | 第66-71页 |
| 4.3.3 自动化眼宽测试 | 第71-76页 |
| 第五章 LPDDR4高速I/O接口测试优化 | 第76-84页 |
| 5.1 测试占空比校正模块 | 第76-80页 |
| 5.1.1 DCC电路 | 第76-77页 |
| 5.1.2 DCC模块测试思想 | 第77-78页 |
| 5.1.3 MATLAB仿真 | 第78-80页 |
| 5.2 优化管脚电路测试故障覆盖率 | 第80-84页 |
| 5.2.1 芯片SIP封装 | 第80-81页 |
| 5.2.2 测试优化 | 第81-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 研究结论 | 第84-85页 |
| 6.2 研究展望 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 致谢 | 第88-90页 |
| 作者简介 | 第90-91页 |
