| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-16页 |
| ·课题的研究背景 | 第11-14页 |
| ·YHFT-DX项目简介 | 第11-12页 |
| ·全定制与半定制相结合设计技术的应用 | 第12-13页 |
| ·加法器的相关研究 | 第13-14页 |
| ·课题的研究内容及意义 | 第14页 |
| ·论文的组织结构 | 第14-16页 |
| 第二章 YHFT-DX访存部件的结构及设计方法 | 第16-23页 |
| ·访存部件的功能和结构 | 第16-19页 |
| ·访存部件的功能概述 | 第16页 |
| ·访存部件的总体结构 | 第16-17页 |
| ·访存部件寻址模式 | 第17-18页 |
| ·访存部件相关指令介绍 | 第18-19页 |
| ·访存部件的结构划分 | 第19页 |
| ·访存部件的设计方法 | 第19-22页 |
| ·定制与半定制划分 | 第20-21页 |
| ·访存部件混合定制设计流程 | 第21-22页 |
| ·定制电路设计形式 | 第22页 |
| ·本章小结 | 第22-23页 |
| 第三章 YHFT-DX访存部件关键模块的全定制设计 | 第23-46页 |
| ·访存部件关键模块的全定制电路设计 | 第23-38页 |
| ·高性能32 位Sparse-Tree加法器的电路设计 | 第23-28页 |
| ·SIMD加法器的电路设计 | 第28-29页 |
| ·32 位左移移位器的电路设计 | 第29-31页 |
| ·循环寻址模块的电路设计 | 第31-38页 |
| ·访存部件关键模块的全定制版图设计 | 第38-43页 |
| ·定制版图布局 | 第38-39页 |
| ·定制模块布线规划 | 第39-40页 |
| ·定制版图设计 | 第40-43页 |
| ·访存部件定制模块的时序建模 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 YHFT-DX访存部件逻辑综合与物理设计 | 第46-62页 |
| ·访存部件逻辑综合 | 第46-51页 |
| ·层次化门控时钟设计 | 第46-47页 |
| ·综合环境 | 第47-49页 |
| ·综合优化 | 第49-51页 |
| ·访存部件的物理设计 | 第51-60页 |
| ·访存部件的布图规划 | 第51-54页 |
| ·访存部件的电源地规划 | 第54-55页 |
| ·访存部件的时钟树设计 | 第55-56页 |
| ·时序优化及静态时序分析 | 第56-60页 |
| ·访存部件的设计检查 | 第60页 |
| ·本章小结 | 第60-62页 |
| 第五章 YHFT-DX访存部件设计验证与功耗分析 | 第62-76页 |
| ·访存部件的设计验证 | 第62-71页 |
| ·RTL级功能验证 | 第62-64页 |
| ·综合代码与定制模块的验证 | 第64-70页 |
| ·访存部件版图后验证 | 第70-71页 |
| ·访存部件的功耗分析 | 第71-75页 |
| ·本章小结 | 第75-76页 |
| 第六章 全文总结和工作展望 | 第76-78页 |
| ·全文总结 | 第76页 |
| ·工作展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 作者在学期间取得的学术成果 | 第83页 |