32位DSP高性能串行接口的设计与实现
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-20页 |
| ·课题研究的背景及意义 | 第11-12页 |
| ·业界串行通信 | 第12-18页 |
| ·串口通信及发展现状 | 第12-15页 |
| ·与高性能串口接口的串行设备 | 第15-18页 |
| ·文章组织结构 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第二章 总体结构设计概述 | 第20-29页 |
| ·设计需求分析 | 第20-24页 |
| ·外部接口分析 | 第21-22页 |
| ·内部接口DMA | 第22-24页 |
| ·功能模块划分 | 第24-26页 |
| ·接口设计与定义 | 第26-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 串口功能模块设计 | 第29-57页 |
| ·时钟帧同步产生模块 | 第29-32页 |
| ·采样率发生器的设计 | 第29-31页 |
| ·时钟帧同步产生 | 第31-32页 |
| ·地址译码和读寄存器模块 | 第32-33页 |
| ·发送模块 | 第33-35页 |
| ·数据通路设计 | 第33-34页 |
| ·控制通路设计 | 第34-35页 |
| ·接收模块 | 第35-38页 |
| ·数据通路设计 | 第35-36页 |
| ·控制通路设计 | 第36-38页 |
| ·对数压缩解压及符号扩展模块 | 第38-43页 |
| ·对数压缩解压 | 第38-42页 |
| ·符号扩展功能 | 第42-43页 |
| ·中断同步事件的产生 | 第43-44页 |
| ·SPI协议的实现 | 第44-49页 |
| ·多通道控制逻辑设计 | 第49-52页 |
| ·异步信号的处理 | 第52-56页 |
| ·慢时钟域下的控制信号进入快时钟域 | 第53页 |
| ·快时钟域下的控制信号进入慢时钟域 | 第53-54页 |
| ·总线信号的同步 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第四章 功能验证 | 第57-64页 |
| ·验证计划 | 第57-58页 |
| ·验证平台的搭建 | 第58-62页 |
| ·测试系统结构 | 第58-59页 |
| ·测试代码结构 | 第59-61页 |
| ·功能验证和时序验证 | 第61-62页 |
| ·验证的自动化 | 第62页 |
| ·验证过程及质量 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 逻辑综合与后仿接口参数调整 | 第64-73页 |
| ·综合策略与结果分析 | 第64-70页 |
| ·综合方法与策略 | 第64-67页 |
| ·结果分析及优化 | 第67-70页 |
| ·接口参数调整 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 结束语 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-78页 |
| 作者在学期间取得的学术成果 | 第78页 |
