| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 项目的研究意义 | 第12-14页 |
| 1.3 研究现状和发展态势 | 第14-15页 |
| 1.4 论文构成 | 第15-16页 |
| 第二章 Nanowire器件的工艺及其工作机理 | 第16-28页 |
| 2.1 Nanowire器件的工艺 | 第16-22页 |
| 2.1.1 GAA方形NW沟道形状多晶硅FG存储器件 | 第16-19页 |
| 2.1.2 GAA三角形NW沟道形状多晶硅FG存储器件 | 第19-22页 |
| 2.2 器件的结构原理分析 | 第22-24页 |
| 2.3 器件的版图及其重要的结构参数 | 第24-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 ESD保护理论基础 | 第28-36页 |
| 3.1 ESD概念及放电模式 | 第28-31页 |
| 3.1.1 人体放电模型 | 第28-29页 |
| 3.1.2 机械放电模型（MM） | 第29-31页 |
| 3.1.3 充电模型（CDM） | 第31页 |
| 3.2 传输线脉冲测试（Transmission Line Pulse） | 第31-32页 |
| 3.3 ESD失效方式及其原理 | 第32-34页 |
| 3.3.1 不可逆失效 | 第32-33页 |
| 3.3.2 软失效 | 第33-34页 |
| 3.4 ESD设计窗 | 第34-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第四章 Nanowire器件的测试结果及其相关对比分析 | 第36-51页 |
| 4.1 测试条件及其相关分析 | 第36-38页 |
| 4.1.1 I-V特性测试 | 第36页 |
| 4.1.2 ESD特性测试 | 第36-38页 |
| 4.2 Nanowire器件的I-V特性曲线测试 | 第38-43页 |
| 4.2.1 常温下Nanowire器件的I-V特性曲线测试 | 第38-39页 |
| 4.2.2 高温下Nanowire器件的I-V特性曲线测试 | 第39-43页 |
| 4.3 器件的ESD测试及其对比分析 | 第43-50页 |
| 4.3.1 基于Nanowire工艺的ESD设计窗 | 第43-45页 |
| 4.3.2 Nanowire物理机制的测试及分析 | 第45-47页 |
| 4.3.3 Nanowire FET的自身ESD保护能力评估及其失效分析 | 第47-50页 |
| 4.3.4 高温下Nanowire器件ESD特性的分析 | 第50页 |
| 4.4 本章小结 | 第50-51页 |
| 第五章 BSIM器件建模原理及相关建模基础 | 第51-60页 |
| 5.1 BSIM建模的主要理论 | 第51-53页 |
| 5.1.1 BSIM模型介绍 | 第51页 |
| 5.1.2 漏电流模型 | 第51-52页 |
| 5.1.3 本征电容模型 | 第52-53页 |
| 5.1.4 阈值电压模型 | 第53页 |
| 5.2 建模参数的提取 | 第53-57页 |
| 5.2.1 建模参数的介绍 | 第53-54页 |
| 5.2.2 线性区 | 第54-55页 |
| 5.2.3 饱和区 | 第55-56页 |
| 5.2.4 建模主要参数的提取 | 第56-57页 |
| 5.3 仿真软件及仿真结果介绍 | 第57-59页 |
| 5.3.1 仿真软件介绍 | 第57页 |
| 5.3.2 仿真结果分析 | 第57-59页 |
| 5.4 本章小结 | 第59-60页 |
| 第六章 Nanowire器件的仿真 | 第60-65页 |
| 6.1 Sentaurus仿真环境 | 第60页 |
| 6.2 仿真结果 | 第60-64页 |
| 6.2.1 器件结构仿真 | 第60-61页 |
| 6.2.2 器件电气特性仿真 | 第61-64页 |
| 6.3 本章小结 | 第64-65页 |
| 第七章 总结 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 附录一：BSIM-CMG模型参数 | 第70-72页 |
| 附录二：sde程序 | 第72-75页 |
| 附录三：求Id-Vg曲线的sdevice程序 | 第75-77页 |
| 附录四：求Id-Vd曲线的sdevice程序 | 第77-79页 |
| 攻读硕士学位期间取得的成果 | 第79-80页 |
