基于FPGA与DDS技术的任意波信号发生器设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-13页 |
| 1.1 选题的目的及意义 | 第7页 |
| 1.2 信号发生器历史背景与发展现状 | 第7-9页 |
| 1.3 虚拟仪器概述 | 第9-12页 |
| 1.3.1 虚拟仪器的概念 | 第9-10页 |
| 1.3.2 虚拟仪器的组成 | 第10-11页 |
| 1.3.3 虚拟仪器的发展现状及展望 | 第11-12页 |
| 1.4 课题研究内容 | 第12-13页 |
| 2 DDS工作原理 | 第13-19页 |
| 2.1 DDS原理和结构 | 第13-15页 |
| 2.2 DDS的技术特点 | 第15-16页 |
| 2.3 DDS的频谱分析 | 第16-18页 |
| 2.3.1 理想情况下频谱分析 | 第16-17页 |
| 2.3.2 DDS实际杂散特性分析 | 第17-18页 |
| 2.4 本章小结 | 第18-19页 |
| 3 基于FPGA的DDS信号发生器设计 | 第19-29页 |
| 3.1 FPGA简单介绍 | 第19-20页 |
| 3.2 Verilog HDL语言 | 第20-21页 |
| 3.3 Quartus II开发环境 | 第21页 |
| 3.4 信号发生器的各模块设计 | 第21-26页 |
| 3.4.1 DDS的设计 | 第21-23页 |
| 3.4.2 波形存储器RAM设计 | 第23-25页 |
| 3.4.3 串口模块设计 | 第25-26页 |
| 3.5 FPGA整体结构设计 | 第26-27页 |
| 3.6 本章小结 | 第27-29页 |
| 4 FPGA系统外围硬件电路设计 | 第29-37页 |
| 4.1 FPGA核心板介绍 | 第29-31页 |
| 4.2 JTAG接口电路 | 第31-32页 |
| 4.3 DAC模块 | 第32-34页 |
| 4.4 系统电源模块 | 第34页 |
| 4.5 时钟模块 | 第34-35页 |
| 4.6 滤波模块 | 第35-36页 |
| 4.7 本章小结 | 第36-37页 |
| 5 基于Labview的信号发生器上位机设计 | 第37-44页 |
| 5.1 控制面板的创建 | 第37-38页 |
| 5.2 各单元模块功能介绍及程序框图设计 | 第38-42页 |
| 5.2.1 固定波形生成模块 | 第39-40页 |
| 5.2.2 任意波形生成模块 | 第40-41页 |
| 5.2.3 串口通信模块 | 第41-42页 |
| 5.2.4 波形输出模块 | 第42页 |
| 5.3 软件设计流程 | 第42-43页 |
| 5.4 波形验证 | 第43页 |
| 5.5 本章小结 | 第43-44页 |
| 6 系统调试及结果分析 | 第44-49页 |
| 6.1 固定波的产生 | 第44-47页 |
| 6.2 任意波形产生 | 第47-48页 |
| 6.3 结果分析 | 第48页 |
| 6.4 本章小结 | 第48-49页 |
| 7 结论与展望 | 第49-51页 |
| 7.1 结论 | 第49页 |
| 7.2 展望 | 第49-51页 |
| 致谢 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 攻读硕士学位期间发表的论文情况 | 第56页 |
