| 摘要 | 第10-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第13-22页 |
| 1.1 研究背景 | 第13-15页 |
| 1.1.1 HPC的需求及挑战 | 第13-14页 |
| 1.1.2 课题背景及意义 | 第14-15页 |
| 1.2 相关研究 | 第15-20页 |
| 1.2.1 DSP的发展概述 | 第15-16页 |
| 1.2.2 SIMD DSP并行存储技术 | 第16-20页 |
| 1.3 研究内容 | 第20-21页 |
| 1.4 本文的组织结构 | 第21-22页 |
| 第二章 PMU的总体设计 | 第22-41页 |
| 2.1 X64-DSP单核体系结构概述 | 第22-23页 |
| 2.2 GEMM算法研究及其在X64-DSP上的映射 | 第23-31页 |
| 2.2.1 矩阵乘法原理及其分块运算 | 第23-26页 |
| 2.2.2 GEMM算法在X64-DSP上的映射 | 第26-31页 |
| 2.3 PMU的设计需求 | 第31-32页 |
| 2.4 PMU总体设计 | 第32-40页 |
| 2.4.1 访存指令设计 | 第32-33页 |
| 2.4.2 访存指令的寻址方式 | 第33-37页 |
| 2.4.3 访存指令的编码格式 | 第37-38页 |
| 2.4.4 PMU的结构 | 第38-40页 |
| 2.5 本章小结 | 第40-41页 |
| 第三章 PMU的详细设计 | 第41-65页 |
| 3.1 PMU的功能结构 | 第41-43页 |
| 3.1.1 SMU的组成结构 | 第41-42页 |
| 3.1.2 VMU的组成结构 | 第42-43页 |
| 3.2 PMU的存储体组织及编址 | 第43-45页 |
| 3.2.1 SMU的存储体组织及编址 | 第43-44页 |
| 3.2.2 VMU的存储体组织及编址 | 第44-45页 |
| 3.3 PMU流水线的划分 | 第45-54页 |
| 3.3.1 SMU的流水线设计 | 第45-51页 |
| 3.3.2 VMU的流水线设计 | 第51-54页 |
| 3.4 PMU关键模块的设计 | 第54-64页 |
| 3.4.1 仲裁设计 | 第54-57页 |
| 3.4.2 同步处理 | 第57-61页 |
| 3.4.3 SIMD地址非对齐处理模块的设计 | 第61-64页 |
| 3.5 本章小结 | 第64-65页 |
| 第四章 验证、综合及性能评估 | 第65-87页 |
| 4.1 PMU的验证分析 | 第65-67页 |
| 4.1.1 验证难点分析 | 第65-66页 |
| 4.1.2 主要的验证功能点 | 第66-67页 |
| 4.2 模块级验证 | 第67-74页 |
| 4.2.1 模块级验证平台 | 第67-72页 |
| 4.2.2 模块级验证结果 | 第72-74页 |
| 4.3 系统级验证 | 第74-80页 |
| 4.3.1 系统级验证流程 | 第74-77页 |
| 4.3.2 系统级随机验证 | 第77-79页 |
| 4.3.3 系统级验证结果 | 第79-80页 |
| 4.4 逻辑综合 | 第80-82页 |
| 4.5 矩阵乘法的性能评估 | 第82-86页 |
| 4.5.1 单核Kernel性能测试 | 第82-84页 |
| 4.5.2 单核大规模矩阵乘法性能测试 | 第84-86页 |
| 4.6 本章小结 | 第86-87页 |
| 第五章 总结与展望 | 第87-88页 |
| 致谢 | 第88-90页 |
| 参考文献 | 第90-94页 |
| 作者在学期间取得的学术成果 | 第94页 |